发送器电路、补偿值校正装置与同相与正交不平衡补偿值校正方法制造方法及图纸

本申请公开了一种发送器电路、补偿值校正装置与同相与正交不平衡补偿值校正方法，发送器电路包括至少一发送信号处理装置、补偿装置以及补偿值校正装置。至少一发送信号处理装置用以依序根据多个输入信号产生多个输出信号。补偿装置用以依序根据多个初始补偿值产生输入信号。补偿值校正装置耦接至一输出端，用以依序接收输出信号作为多个反馈信号，并根据反馈信号执行一校正操作。补偿值校正装置包括一数字信号处理器，耦接至补偿装置，于校正操作中，数字信号处理器根据初始补偿值与反馈信号于一既定频率的能量决定第一特征曲线，根据第一特征曲线决定对应于最小能量的第一补偿值，以及将第一补偿值提供给补偿装置。以及将第一补偿值提供给补偿装置。以及将第一补偿值提供给补偿装置。

【技术实现步骤摘要】
发送器电路、补偿值校正装置与同相与正交不平衡补偿值校正方法


[0001]本专利技术关于一种校正同相与正交(In
‑
phase and Quadrature
–
phase，缩写IQ)不平衡补偿值的方法与应用所述补偿方法的发送器电路。

技术介绍

[0002]零中频(Zero Intermediate Frequency，缩写Zero
‑
IF)发送器或零中频接收器的设计因仅使用一个混频级就将基频信号转换至射频，或者仅使用一个混频级就将接收到的射频信号直接转换为基频信号，而存在着IQ不平衡的性能限制。形成IQ不平衡原因在于，当同相信道与正交通道的响应有差异时，就会使通过同相通道与正交通道的两个信号具有不等的振幅或相位增益。
[0003]为解决零中频发送器或零中频接收器中存在的IQ不平衡问题，需要一种可有效校正IQ不平衡补偿值的方法。

技术实现思路

[0004]本专利技术的一目的在于藉由有效校正IQ不平衡补偿值解决零中频发送器或零中频接收器中存在的IQ不平衡问题。
[0005]根据本专利技术的一实施例，一种发送器电路包括至少一发送信号处理装置、补偿装置以及补偿值校正装置。至少一发送信号处理装置用以依序根据多个输入信号产生多个输出信号。补偿装置用以依序根据多个初始补偿值产生输入信号。补偿值校正装置耦接至至少一发送信号处理装置的一输出端，用以自输出端依序接收输出信号作为多个反馈信号，并根据反馈信号执行一校正操作。补偿值校正装置包括一数字信号处理器，耦接至补偿装置，于校正操作中，数字信号处理器根据初始补偿值与反馈信号于一既定频率的能量决定一第一特征曲线，根据第一特征曲线决定对应于最小能量的一第一补偿值，以及将第一补偿值提供给补偿装置。
[0006]根据本专利技术的另一实施例，一种补偿值校正装置，用以校正一发送器的一补偿装置所使用的一或多个补偿值，包括：快速傅立叶变换装置以及数字信号处理器。快速傅立叶变换装置用以对接收自发送器的多个反馈信号执行快速傅立叶变换，其中反馈信号对应于多个初始补偿值。数字信号处理器耦接至快速傅立叶变换装置与补偿装置，用以于一校正操作中根据初始补偿值与反馈信号于一既定频率的能量决定一第一特征曲线，根据第一特征曲线决定对应于最小能量的一第一补偿值，并且将第一补偿值与多个第一参考补偿值提供给补偿装置。于自发送器接收到对应于第一补偿值与第一参考补偿值的反馈信号后，数字信号处理器进一步根据第一参考补偿值以及反馈信号于既定频率的能量决定一第二特征曲线，根据第二特征曲线决定对应于最小能量的一第二补偿值，并且将第二补偿值提供给补偿装置。
[0007]根据本专利技术的另一实施例，一种同相与正交不平衡补偿值校正方法，包括：(A)取
得一发送器根据一测试信号与多个补偿值所产生的多个输出信号作为多个反馈信号；(B)根据补偿值与反馈信号于一既定频率的能量决定一特征曲线，以及根据特征曲线决定对应于最小能量的一补偿值；以及(C)根据于步骤(B)所决定的补偿值产生多个补偿值，将补偿值提供给发射器，并重新执行步骤(A)与步骤(B)，其中步骤(C)反复被执行，直到最小能量满足一既定条件。
附图说明
[0008]图1显示根据本专利技术的一实施例所述的发送器电路。图2显示一射频信号的频谱示例。图3显示反馈信号的频谱示例。图4显示根据本专利技术的实施例所述的根据反馈信号于既定频率的能量与对应的补偿值所决定的一特征曲线示例。图5显示反馈信号的另一频谱示例。图6显示根据本专利技术的实施例所述的根据反馈信号于既定频率的能量与对应的补偿值所决定的另一特征曲线示例。图7显示反馈信号的又另一频谱示例。图8显示根据本专利技术的一实施例所述的同相与正交不平衡补偿值校正方法流程图。【符号说明】100:发送器电路110:发送信号处理路径120:反馈信号处理路径111:补偿装置112
‑
1,112
‑
2:数字模拟转换器113
‑
1,113
‑
2:滤波器114
‑
1,114
‑
2,124:混频器115:加法器116:缓冲电路117:功率放大器121:快速傅立叶变换装置122:模拟数字转换器123:可编程增益放大器125:数字信号处理器401,402,601,602:特征曲线IQC
‑
1,IQC
‑
2,IQC
‑
3,IQC
‑
4,IQC
‑
5,IQC
‑
6,IQC_Min
‑
1,IQC_Min
‑
2:补偿值LO:振荡信号Sig,Img,Sig*Img:信号
具体实施方式
[0009]图1显示根据本专利技术的一实施例所述的发送器电路。发送器电路100可包括发送信号处理路径110与反馈信号处理路径120。发送信号处理路径110中可包括多个级发送信号处理装置，用以处理发送信号，例如，将基频信号转换为射频信号。根据本专利技术的一实施例，发送信号处理路径110可包括补偿装置111、分别位于同相通道与正交通道上的数字模拟转换器(Digital to Analog Converter，缩写DAC)112
‑
1与112
‑
2、滤波器113
‑
1与113
‑
2、混频器114
‑
1与114
‑
2、以及加法器115与缓冲电路116。补偿装置111可接收测试信号或原始输入信号，根据IQ补偿值对接收到的信号执行IQ不平衡的补偿，以产生补偿过的输入信号。其中，IQ补偿值可以是针对同相通道与正交通道的振幅与相位进行补偿的补偿值，例如，补偿装置111可根据IQ补偿值调整接收到的信号的振幅与相位，用以去除发送信号处理路径上的IQ不平衡。
[0010]数字模拟转换器112
‑
1与112
‑
2分别用以于同相通道及正交通道上将补偿过的多个输入信号由数字域转为模拟域。滤波器113
‑
1与113
‑
2分别用以对接收到的信号执行滤波操作。混频器114
‑
1与114
‑
2分别用以将接收到的信号与一振荡信号LO相乘，用以将接收到的信号自基频转换为射频信号，其中提供给混频器114
‑
1与114
‑
2的振荡信号LO可为频率相同相位正交的两信号。加法器115用以将同相通道与正交通道上的信号合并。缓冲电路116可以是功率放大器117的驱动电路，用以缓冲接收到的射频信号并推动后级的功率放大器117。功率放大器117用以于射频信号透过天线被发送出去前将的放大。
[0011]于本专利技术的实施例中，反馈信号处理路径120可包括多个反馈信号处理装置，例如，混频器124、可编程增益放大器(Programmable Gain Amplifier，缩写PGA)123、模拟数字本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发送器电路，其特征在于，包括：至少一发送信号处理装置，用以依序根据多个输入信号产生多个输出信号；一补偿装置，用以依序根据多个初始补偿值产生该多个输入信号；以及一补偿值校正装置，耦接至该至少一发送信号处理装置的一输出端，用以自该输出端依序接收该多个输出信号作为多个反馈信号，并根据该多个反馈信号执行一校正操作，其中该补偿值校正装置包括：一数字信号处理器，耦接至该补偿装置，于该校正操作中，该数字信号处理器根据该多个初始补偿值与该多个反馈信号于一既定频率的能量决定一第一特征曲线，根据该第一特征曲线决定对应于最小能量的一第一补偿值，以及将该第一补偿值提供给该补偿装置。2.如权利要求1所述的发送器电路，其特征在于，该第一补偿值于该校正操作的一第一次迭代中被决定，并且于该数字信号处理器判断需进行该校正操作的一第二次迭代时，该数字信号处理器进一步将多个第一参考补偿值提供给该补偿装置。3.如权利要求2所述的发送器电路，其特征在于，于该补偿装置依序根据该第一补偿值与该多个第一参考补偿值产生该多个输入信号后以及于该至少一发送信号处理装置依序根据该多个输入信号产生该多个输出信号后，该数字信号处理器进一步根据该多个第一参考补偿值以及该多个输出信号所对应的该多个反馈信号于该既定频率的能量决定一第二特征曲线，根据该第二特征曲线决定对应于最小能量的一第二补偿值，并且将该第二补偿值提供给该补偿装置。4.如权利要求1所述的发送器电路，其特征在于，该多个初始补偿值与该第一补偿值为振幅或相位补偿值。5.如权利要求2所述的发送器电路，其特征在于，该多个第一参考补偿值用以于该第二次迭代中调整该第一补偿值的数值。6.一种补偿值校正装置，用以校正一发送器的一补偿装置所使用的一或多个补偿值，...

【专利技术属性】
技术研发人员：高子铭，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：