用于MIPI收发电路的电源控制电路和MIPI收发电路制造技术

本实用新型专利技术涉及MIPI接口技术领域,公开了用于MIPI收发电路的电源控制电路和MIPI收发电路，包括第一开关单元、第二开关单元和切换单元；第一开关单元的输入端和第二开关单元的输入端电连接，第一开关单元的输出端与第二开关单元的输出端电连接；切换单元在MIPI收发电路处于低功耗模式时驱动第一开关单元关断，切换单元在MIPI收发电路位于工作状态时向第一开关单元的控制端发送导通控制信号来驱动所述第一开关单元导通，在实际使用时，通过本实用新型专利技术可以在MIPI收发电路处于低功耗模式时降低输入到数字电路的工作电压，一方面可以降低数字电路的静态漏电功耗，另外也可以保证数字电路的寄存器信息不会出现丢失。字电路的寄存器信息不会出现丢失。字电路的寄存器信息不会出现丢失。

【技术实现步骤摘要】
用于MIPI收发电路的电源控制电路和MIPI收发电路


[0001]本技术涉及MIPI接口
，具体涉及用于MIPI收发电路的电源控制电路和MIPI收发电路。

技术介绍

[0002]现代移动通信设备中除了用到射频收发器以外，还广泛地用到了诸如功率放大器、低噪声放大器、滤波器、开关、电源管理模块以及天线调谐器等射频前端器件。这些射频前端器件中的绝大多数都由主控器通过数字总线来进行控制和工作模式的配置。
[0003]目前移动行业处理器接口联盟制定的射频前端控制接口即MIPI接口是一种针对射频系统的简易接口，可以以较小数量的逻辑器件进行集成从而减少成本的投入。MIPI接口包括三根信号线，分别为时钟信号线SCLK、数据信号线SDATA和电源线VIO。该接口可以实现高速率的数据传输且简单易用，目前广泛地应用于移动行业的射频前端器件上。
[0004]现有基于MIPI接口的收发电路多属于典型的数字电路，典型的收发电路的结构示意图如图1所示，在实际使用时，当收发电路处于低功耗模式中，图1中的数字电路和功能电路仍然输入电源VIO，电源VIO的电压为1.8V，此时会造静态漏电功耗。随着MIPI接口功能的加强完善，数字电路的面积占比越来愈大，低功耗模式下的静态漏电功耗问题日益严重，在功能电路全部关闭时，数字电路的漏电电流能达到60uA以上。现有降低静态漏电的方式例如在门级电路中采用hvt器件，但是hvt器件的延时相对较大，如图要减小路径延迟，需要增加电路面积，又或者如果采用电源门控技术让收发电路在低功耗模式下掉电，但这样存在上电时需要重新对MIPI接口总线进行配置，造成资源浪费。

技术实现思路

[0005]鉴于
技术介绍
的不足，本技术是提供了用于MIPI收发电路的电源控制电路、方法和MIPI收发电路，来降低MIPI收发电路的静态漏电功耗。
[0006]为解决以上技术问题，第一方面，本技术提供了用于MIPI收发电路的电源控制电路，包括第一开关单元、带有压降的第二开关单元和切换单元；所述第一开关单元的输入端和第二开关单元的输入端电连接，所述第一开关单元的输出端与第二开关单元的输出端电连接；所述切换单元在MIPI收发电路位于低功耗模式时向所述第一开关单元的控制端发送关断控制信号来驱动所述第一开关单元关断，所述切换单元在MIPI收发电路位于工作状态时向所述第一开关单元的控制端发送导通控制信号来驱动所述第一开关单元导通。
[0007]在第一方面的某种实施方式中，所述切换单元包括触发单元、D触发器和电平转换单元，所述触发单元的输入端与所述MIPI接口的SDATA端电连接，所述触发单元的输出端与D触发器的时钟端和复位端电连接，在所述MIPI接口的SDATA端的信号发生电平转换时向所述D触发器的时钟端和复位端发送一个脉冲信号；所述D触发器的输出端与所述电平转换单元电连接，所述电平转换单元在所述D触发器的输出端输出高电平信号时向所述第一开关单元的控制端发送关断控制信号来控制所述第一开关单元关断，所述电平转换单元在所述
D触发器的输出端输出低电平信号时向所述第一开关单元的控制端输入导通控制信号来控制所述第一开关单元导通。
[0008]在第一方面的某种实施方式中，所述触发单元包括输入端、延时单元和与非门，所述输入端分别与延时单元的输入端和与非门的第一输入端电连接，所述延时单元的输出端与与非门的第二输入端电连接，与非门的输出端分别与所述D触发器的复位端和时钟端电连接。
[0009]在第一方面的某种实施方式中，所述延时单元包括MOS管MP1、MOS管MP2、MOS管MP3、MOS管MN1、MOS管MN2、MOS管MN3和电容C1；MOS管MP1的源极与MOS管MP2的源极和MOS管MP3的源极电连接，MOS管MP1的栅极分别与MOS管MN1的栅极和输入端电连接，MOS管MP1的漏极分别与MOS管MN1的漏极、电容C1一端、MOS管MP2的栅极和MOS管MN2的栅极电连接，MOS管MP2的漏极分别与MOS管MN2的漏极、MOS管MP3的栅极和MOS管MN3的栅极电连接，MOS管MP3的漏极分别与MOS管MN3的漏极和与非门的第二输入端电连接，MOS管MN3的源极、MOS管MN2的源极、电容C1另一端和MOS管MN1的源极均接地。
[0010]在第一方面的某种实施方式中，所述第一开关单元包括MOS管MP4，所述第二开关单元包括MOS管MN4，所述MOS管MP4的源极分别与MOS管MN4的漏极和MOS管MN4的栅极电连接，所述MOS管MP4的漏极与MOS管MN4的源极电连接。
[0011]第二方面，本技术提供了MIPI收发电路，包括上述的用于MIPI收发电路的电源控制电路。
[0012]本技术与现有技术相比所具有的有益效果是：本技术通过对MIPI收发电路的工作状态进行检测，当MIPI收发电路位于低功耗模式时，本技术让外部电源经过带有压降的第二开关单元输入到MIPI收发电路的数字电路部分，进而降低输入到MIPI收发电路的数字电路的电源电压大小，降低使用功耗；当MIPI收发电路从低功耗模式进入到工作模式时，本技术让第一开关单元导通，外部电源经第一开关单元输入到数字电路，从而保证MIPI电路的正常运行。
附图说明
[0013]图1为现有MIPI收发电路的结构示意图；
[0014]图2为本技术的结构示意图；
[0015]图3为本技术的切换单元的结构示意图；
[0016]图4为本技术的触发单元的电路图；
[0017]图5为现有MIPI协议使用的时序图。
具体实施方式
[0018]现在结合附图对本技术作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本技术的基本结构，因此其仅显示与本技术有关的构成。
[0019]如图1所示，现有的MIPI收发电路包括MIPI接口电路、数字电路和功能电路，MIPI接口电路用于接收和发送数据，数字电路对从MIPI接口电路接收的数进行解码，并控制后面的功能电路工作。其中数字电路包括内部寄存器和输出引脚，根据MIPI协议规定，向数字电路的REG1C寄存器写入数据可以设置MIPI收发电路的工作模式，当MIPI收发电路处于低
功耗模式时，REG1C寄存器的第八位会被写入数据“1”，而且数字电路的输出引脚中存在代表REG1C寄存器的第八位的状态的引脚，当该引脚输出高电平时，REG1C寄存器的第八位会被写入数据“1”，当该引脚输出低电平时，REG1C寄存器的第八位会被写入数据“0”。
[0020]如图2所示，用于MIPI收发电路的电源控制电路，包括第一开关单元1、带有压降的第二开关单元2和切换单元3；第一开关单元1的输入端和第二开关单元2的输入端电连接，第一开关单元1的输出端与第二开关单元2的输出端电连接；切换单元3在MIPI收发电路处于低功耗模式时向第一开关单元1的控制端发送关断控制信号来驱动第一开关单元1关断，切换单元3在MIPI收发电路位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.用于MIPI收发电路的电源控制电路，其特征在于，包括第一开关单元、带有压降的第二开关单元和切换单元；所述第一开关单元的输入端和第二开关单元的输入端电连接，所述第一开关单元的输出端与第二开关单元的输出端电连接；所述切换单元在MIPI收发电路位于低功耗模式时向所述第一开关单元的控制端发送关断控制信号来驱动所述第一开关单元关断，所述切换单元在MIPI收发电路位于工作状态时向所述第一开关单元的控制端发送导通控制信号来驱动所述第一开关单元导通。2.根据权利要求1所述的用于MIPI收发电路的电源控制电路，其特征在于，所述切换单元包括触发单元、D触发器和电平转换单元，所述触发单元的输入端与所述MIPI接口的SDATA端电连接，所述触发单元的输出端与D触发器的复位端电连接，所述触发单元的输出端与通过上升沿延时单元与D触发器的时钟端电连接，在所述MIPI接口的SDATA端的信号发生电平转换时向所述D触发器的时钟端和复位端发送一个脉冲信号；所述D触发器的输出端与所述电平转换单元电连接，所述电平转换单元在所述D触发器的输出端输出高电平信号时向所述第一开关单元的控制端发送关断控制信号来控制所述第一开关单元关断，所述电平转换单元在所述D触发器的输出端输出低电平信号时向所述第一开关单元的控制端输入导通控制信号来控制所述第一开关单元导通。3.根据权利要求2所述的用于MIPI收发电路的电源控制电路，其特征在于，所述触发单元包括输入端、延...

【专利技术属性】
技术研发人员：刘刚，丁佳佳，江海波，郭天生，赵鹏，
申请(专利权)人：江苏乾合微电子有限公司，
类型：新型
国别省市：