信道级联码编译码装置制造方法及图纸

本实用新型专利技术公开了一种信道级联码编译码装置，它涉及卫星通信领域中调制解调器的信道编译码器。它由输入输出缓冲器、Ｒｅｅｄ－Ｓｏｌｏｍｏｎ编译码及卷积码编译码时钟变换电路、级联码编码电路、监控电路、外码译码电路、Ｖｉｔｅｒｂｉ译码器、供电电路组成。它利用现代数字信号处理技术完成了Ｒｅｅｄ－Ｓｏｌｏｍｏｎ码和卷积码编译码的全部数据处理和速率变化过程，并加入了扰码和差分编码，提高了纠错能力和传输频谱特性，实现了级联码编译码装置。它具有编码增益高、速率变化范围宽、级联码形式可变、实时输出误码率的特点。还具有接口方便、体积小、成本低、工作温度范围宽、性能稳定可靠等优点，特别适用于各种功率受限的通信信道，达到较低的系统误码率。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及卫星通信领域中的一种信道级联码编译码装置，适用于保障各种功率受限的卫星通信系统中数据传输的可靠性。
技术介绍
由于卫星通信信道距离长，容易受到多方面的干扰，信道质量较差，为了达到理想的通信效果，常需要较大的发射功率，这样既加重了功放的负荷，又增大了天线的口径，大大增加了通信系统的整体成本，给用户使用增加了经济负担。
技术实现思路
本技术的目的在于避免上述
技术介绍
中的不足之处而提供一种纠错能力强、数据速率变化范围宽、占用带宽窄的信道级联码编译码装置。并且本技术还具有集成化程度高、体积小、功耗低、工作温度范围宽、性能可靠、接口方便、成本低等特点。本技术的目的是这样实现的它由输入缓冲器1、Reed-Solomon编码时钟变换电路2、卷积编码时钟变换电路3、级联码编译码电路4、监控电路5、输出缓冲器6、外码译码电路7、Reed-Solomon译码时钟变换电路8、供电电路9、卷积译码时钟变换电路10、Viterbi译码器11组成，其中输入缓冲器1的入端口1通过数据线与编码输入端口A连接，输入缓冲器1的入端口4通过数据线与译码输入端口B连接，输入缓冲器1的出端口2与级联码编码电路4的入端口1连接，输入缓冲器1的出端口3与Viterbi译码器11的入端口1连接，级联码编码电路4的出入端口2与Reed-Solomon编码时钟变换电路2的出入端口1连接，级联码编码电路4的出入端口3与卷积编码时钟变换电路3的出入端1连接，级联码编码电路4的出端口4与输出缓冲器6的入端口1连接，级联码编码电路4的入端口5与监控电路5的出端口1连接，监控电路5的出入端口2与设备监控接口E连接，监控电路5的出端口3与外码译码电路7的入端口2连接、监控电路5的出入端口4与Viterbi译码器的出入端口2连接，输出缓冲器6的入端口4与外码译码电路7的出端口3连接，输出缓冲器6的出端口2通过数据线与编码输出端口C连接，输出缓冲器6的出端口3通过数据线与译码输出端口D连接，外码译码电路7的入端口1与Viterbi译码电路11的出端口3连接，外码译码电路的出入端口4与Reed-Solomon译码时钟变换电路8的出入端口1连接，Viterbi译码器11的出入端口4与卷积编码时钟变换电路10的出入端口1连接，供电电路9的电压输出端口+V1、+V2分别与各部件相应电源端连接。本技术的目的还可以通过以下措施达到本技术级联码编码电路4由扰码电路12、分频器13、16、Reed-Solomon编码器14、控制逻辑解释电路15、交织器17、差分编码电路18、卷积编码电路19、删余电路20组成，其中，扰码电路12的入端1至2脚与输入缓冲器1的出端3至4脚连接、出端3至4脚与交织器17的入端10至11脚连接、出端5至13脚通过9根数据线与Reed-Solomon编码器14的入端1至9脚连接、出端14脚接地端、入端15脚接供电电路9出端+V1电压端，分频器13的入端1至9脚通过9根数据线与控制逻辑解释电路15的出端1至9脚连接、出入端10至11脚与Reed-Solomon编码器14出入端24至25脚连接、出入端12至13脚与Reed-Solomon编码时钟变换电路2的出入端1至2脚连接、入端14脚接供电电路9出端+V1电压端、出端15脚接地端，Reed-Solomon编码器14的出端10至18脚通过9根数据线与交织器17的入端1至9脚连接、入端19至23脚通过5根数据线与控制逻辑解释电路15的出端10至14脚连接、入端26脚、27脚分别接供电电路9出端+V1、+V2电压端、出端28脚接地端，控制逻辑解释电路15的出端15至16脚与交织器17的入端15至16脚连接、出端17至20脚通过4根数据线与删余电路20的入端1至4脚连接、出端20至28脚通过9根数据线与分频器16的入端1至9脚连接、入端29至38脚通过10根数据线与监控电路5的出端1至10脚连接、入端39脚接供电电路9出端+V1电压端、出端40脚接地端，分频器16的出入端10至11脚与删余电路20的出入端11-12脚连接、出入端12至13脚与卷积编码时钟变换电路3的出入端1至2脚连接、入端15脚接供电电路9出端+V1电压端、出端16脚接地端，交织器17的出端12至14脚与差分电路18的入端1至3脚连接、入端17脚与供电电路9出端+V1电压端连接、出端18脚接地端，差分编码18的出端4至5脚与卷积编码19的入端1至2脚连接、入端6脚与供电电路9出端+V1电压端连接、出端7脚接地端，卷积编码电路19的出端3至5脚与删余电路20的入端5至7脚连接、入端6脚接供电电路9出端+V1电压端、出端7脚接地端，删余电路20的出端8至10脚与输出缓冲器6的1至3脚连接、入端13脚接供电电路9出端+V1电压端、入端14脚接地端。本技术外码译码电路7由搜帧电路21、解交织器22、Reed-Solomon译码器23、解扰电路24、分频器25、控制逻辑解释电路26组成，其中，搜帧电路21的入端1至3脚与Viterbi译码器11的出端32至34脚连接、出端4至5脚与Reed-Solomon译码器23的入端10至11脚、解扰电路24的入端3至4脚并连连接、出端6至14脚通过9根数据线与解交织器22的入端1至9脚连接、入端15脚接供电电路9出端+V1电压端、出端16脚接地端，解交织器22的出端10至18脚通过9根数据线与Reed-Solomon译码器23的入端1至9脚连接、入端19至20脚与控制逻辑解释电路26的出端1至2脚连接、入端21脚接供电电路9出端+V1电压端、出端22脚接地端，Reed-Solomon译码器23的出端12至13脚与解扰电路24的入端1至2脚连接、出入端14至15脚与分频器25的出入端10至11脚连接、入端16至20脚通过5根数据线与控制逻辑解释电路26的3至7脚连接、入端19脚、20脚分别接供电电路9出端+V1、+V2电压端、出端21脚接地端，解扰电路24的出端5至6脚与输出缓冲器6的入端4至5脚连接、入端7脚接供电电路9出端+V1电压端、出端8脚接地端，分频器25的入端1至9脚通过9根数据线与控制逻辑解释电路26的出端8至16脚连接、出入端12至13脚与Reed-Solomon译码时钟变换电路8的出入端1至2脚连接、出端14脚接地端、入端15脚接供电电路9出端+V1电压端，控制逻辑解释电路26的入端17至25脚通过10根数据线与监控电路5的出端1至10脚连接、出端26脚接地端、入端27脚接供电电路9出端+V1电压端。本技术与
技术介绍
相比具有如下优点1.本技术采用Reed-Solomon编码器14和卷积编码电路19分别作为外码和内码进行级联纠错，卷积码对随机误码纠错能力较强，而Reed-Solomon码(与交织相结合)对突发误码纠错能力较强，两者相结合则基本能满足无线信道的纠错要求，节省了发射功率，且具有较强的纠错能力。2.本技术的Reed-Solomon编码器14可在(126，112)、(194，178)、(208，192)、(219，201)、(225，205)五种码长上变化，卷积码电路19可在1/2、3/4、7/8、2/3(TCM)四种码率上变化，交织深度本文档来自技高网...

【技术保护点】
一种由输入缓冲器（１）、Ｒｅｅｄ－Ｓｏｌｏｍｏｎ编码时钟变换电路（２）、卷积编码时钟变换电路（３）、监控电路（５）、输出缓冲器（６）、Ｒｅｅｄ－Ｓｏｌｏｍｏｎ译码时钟变换电路（８）、供电电路（９）、卷积译码时钟变换电路（１０）、Ｖｉｔｅｒｂｉ译码器（１１）组成的信道级联码编译码装置，其特征在于：还由级联码编码电路（４）、外码译码电路（７）组成，其中输入缓冲器（１）的入端口１通过数据线与编码输入端口（Ａ）连接，输入缓冲器（１）的入端口４通过数据线与译码输入端口（Ｂ）连接，输入缓冲器（１）的出端口２与级联码编码电路（４）的入端口１连接，输入缓冲器（１）的出端口３与Ｖｉｔｅｒｂｉ译码器（１１）的入端口１连接，级联码编码电路（４）的出入端口２与Ｒｅｅｄ－Ｓｏｌｏｍｏｎ编码时钟变换电路（２）的出入端口１连接，级联码编码电路（４）的出入端口３与卷积编码时钟变换电路（３）的出入端１连接，级联码编码电路（４）的出端口４与输出缓冲器（６）的入端口１连接，级联码编码电路（４）的入端口５与监控电路（５）的出端口１连接，监控电路（５）的出入端口２与设备监控接口（Ｅ）连接，监控电路（５）的出端口３与外码译码电路（７）的入端口２连接、监控电路（５）的出入端口４与Ｖｉｔｅｒｂｉ译码器的出入端口２连接，输出缓冲器（６）的入端口４与外码译码电路（７）的出端口３连接，输出缓冲器（６）的出端口２通过数据线与编码输出端口（Ｃ）连接，输出缓冲器（６）的出端口３通过数据线与译码输出端口（Ｄ）连接，外码译码电路（７）的入端口１与Ｖｉｔｅｒｂｉ译码电路（１１）的出端口３连接，外码译码电路（７）的出入端口４与Ｒｅｅｄ－Ｓｏｌｏｍｏｎ译码时钟变换电路（８）的出入端口１连接，Ｖｉｔｅｒｂｉ译码器（１１）的出入端口４与卷积编码时钟变换电路（１０）的出入端口１连接，供电电路（９）的电压输出端口＋Ｖ１、＋Ｖ２分别与各部件相应电源端连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘冀，于开勇，李勇，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：实用新型
国别省市：13[中国|河北]