本申请公开了一种优化差分线阻抗的铺铜结构，包括：一对差分信号线，铺设于PCB线路板上，其中较长的第一信号线相对较短的第二信号线进行等长绕线，形成一绕线结构；第一铺铜结构，铺设于第一信号线与第二信号线之间、且位于绕线结构处，形状设置为与第一信号线和第二信号线具有相等的避让间隙；第二铺铜结构，铺设于与第一铺铜结构所在第一信号线一侧相对的另一侧、且位于所述绕线结构处，形状设置为与第一信号线具有相等的避让间隙；第三铺铜结构，铺设于与第一铺铜结构所在第二信号线一侧相对的另一侧、且位于绕线结构处，形状设置为与第二信号线具有相等的避让间隙。其可以解决现有的差分线绕线方式导致阻抗突变的问题。现有的差分线绕线方式导致阻抗突变的问题。现有的差分线绕线方式导致阻抗突变的问题。
【技术实现步骤摘要】
一种优化差分线阻抗的铺铜结构及其应用
[0001]本申请涉及PCB电路设计
，更具体地，涉及一种优化差分线阻抗的铺铜结构和一种优化差分线阻抗的PCB板叠结构。
技术介绍
[0002]随着信号速率的提升，对信号质量要求越来越严苛，在PCB设计中，经常会遇到差分线的DP（datapositive，数据信号正）、DN（datanegative，数据信号负）不等长问题，在这个时候，大部分的工程师选择通过直接绕单根线的方式做补偿，不做其他的任何处理。这样会导致绕线位置DP、DN没有紧耦合，从而导致DP、DN的阻抗不连续，严重影响了信号的完整性。
[0003]目前的差分绕线设计如图1中所示，相邻的是完整的参考层，作为差分线的主要参考平面。在正常情况下，差分线紧耦合，间距保持固定的11mil，但是由于为了补偿DP、DN不等长问题，对其中的DN进行绕线。绕线之后，DP、DN间距增大，耦合变弱，差分阻抗增大，从而导致阻抗不连续，引起信号反射，严重影响了高速信号的传输。
技术实现思路
[0004]针对现有技术的至少一个缺陷或改进需求，本专利技术提供了一种优化差分线阻抗的铺铜结构，旨在解决现有的差分线绕线方式导致阻抗突变的问题。
[0005]为实现上述目的，按照本专利技术的第一个方面，提供了一种差分线绕线阻抗优化方法，包括：一对差分信号线，铺设于PCB线路板上，其中较长的第一信号线相对较短的第二信号线形成等长的绕线结构；第一铺铜结构，铺设于所述第一信号线与所述第二信号线之间、且位于所述绕线结构处，形状设置为与所述第一信号线和所述第二信号线具有相等的避让间隙；第二铺铜结构，铺设于与所述第一铺铜结构所在所述第一信号线一侧相对的另一侧、且位于所述绕线结构处，形状设置为与所述第一信号线具有相等的避让间隙；第三铺铜结构，铺设于与所述第一铺铜结构所在所述第二信号线一侧相对的另一侧、且位于所述绕线结构处，形状设置为与所述第二信号线具有相等的避让间隙。
[0006]在本专利技术的一个实施例中，所述第一铺铜结构与所述第一信号线和所述第二信号线之间、所述第二铺铜结构与所述第一信号线之间、所述第三铺铜结构与所述第二信号线之间的避让间隙皆设置为与所述差分信号线的线宽相等。
[0007]在本专利技术的一个实施例中，设所述差分信号线的线宽为w，则所述绕线结构在平行于走线方向上的宽度a≥5w，所述绕线结构在垂直于走线方向上的宽度b≥5w。
[0008]在本专利技术的一个实施例中，设所述差分信号线的线宽为w，所述第二铺铜结构在相对所述第一信号线所在一侧的另一侧的两个角设置为2w尺寸的倒角。
[0009]在本专利技术的一个实施例中，设所述差分信号线的线宽为w，所述第三铺铜结构的四个角设置为w尺寸的倒角。
[0010]在本专利技术的一个实施例中，所述第二铺铜结构在平行于走线方向上的宽度e=a+
10w，在垂直于走线方向上的高度f=b+4w。
[0011]在本专利技术的一个实施例中，所述第三铺铜结构在平行于走线方向上的宽度h= a+2w，在垂直于走线方向上的高度g=4w。
[0012]在本专利技术的一个实施例中，所述第一铺铜结构、所述第二铺铜结构和所述第三铺铜结构上设置有地孔。
[0013]按照本专利技术的第二个方面，还提供了一种优化差分线阻抗的PCB板叠结构，其包括：依次层叠设置的TOP层、第一GND层、第二GND层和BOTTOM层；其中，所述TOP层设置有如上述中任意一个实施例所述的优化差分线阻抗的铺铜结构。
[0014]在本专利技术的一个实施例中，所述TOP层、所述第一GND层、所述第二GND层和所述BOTTOM层的材料为铜，所述TOP层与所述第一GND层之间、所述第二GND层与所述BOTTOM层之间填充有PP，所述第一GND层与所述第二GND层填充芯板。
[0015]总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，至少能够取得下列有益效果：通过设置与差分信号具有相等避让间隙的电话状铜铺地结构，实现以接地共面波导的方式来增强蛇形差分信号线与地平面的耦合，从而降低绕线位置的单端阻抗，使其差分阻抗满足目标阻抗的要求，能够有效降低高速信号的反射，提高信号质量。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为现有技术中的蛇形差分绕线方式示意图；图2为图1中的差分绕线的阻抗仿真示意图；图3为本申请实施例提供的优化差分线阻抗的铺铜结构的部分结构示意图；图4为本申请实施例提供的优化差分线阻抗的铺铜结构的部分结构示意图；图5为本申请实施例提供的优化差分线阻抗的铺铜结构的整体结构示意图；图6为本申请实施例提供的优化差分线阻抗的铺铜结构的阻抗仿真示意图；图7为本申请实施例提供的优化差分线阻抗的铺铜结构与现有技术的回波损耗曲线的对比示意图；图8为本申请实施例提供的优化差分线阻抗的PCB板叠结构示意图。
具体实施方式
[0018]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。此外，下面所描述的本专利技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0019]本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或
设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0020]如图1所示为差分绕线方式的仿真示意图，图2为对应的阻抗仿真示意图，其中，传输线阻抗为100.764ohm，绕线位置阻抗为109.207ohm，两者相差8.443ohm，可以明显看到绕线位置出现阻抗突变。
[0021]本专利技术第一实施例提出一种优化差分线阻抗的铺铜结构，例如包括如上所述的一对差分信号线，铺设于PCB线路板上，其中较长的第一信号线相对较短的第二信号线进行等长绕线，形成一绕线结构，使差分线的DP、DN等长，从而保证时延一致。
[0022]如图3所示，该PCB线路板上在第一信号线与第二信号线之间还铺设有第一铺铜结构，位于该绕线结构处，形状设置为与第一信号线和第二信号线具有相等的避让间隙。
[0023]如图4所示，该PCB线路板上与第一铺铜结构所在第一信号线一侧相对的另一侧还铺设有第二铺铜结构，位于所述绕线结构处，形状设置为与所述第一信号线具有相等的避让间隙。
[0024]如图5所示，该PCB线路板上与第一铺铜结构所在第二信号线一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种优化差分线阻抗的铺铜结构，其特征在于，包括：一对差分信号线，铺设于PCB线路板上，其中较长的第一信号线相对较短的第二信号线进行等长绕线，形成一绕线结构；第一铺铜结构，铺设于所述第一信号线与所述第二信号线之间、且位于所述绕线结构处，形状设置为与所述第一信号线和所述第二信号线具有相等的避让间隙；第二铺铜结构，铺设于与所述第一铺铜结构所在所述第一信号线一侧相对的另一侧、且位于所述绕线结构处，形状设置为与所述第一信号线具有相等的避让间隙；第三铺铜结构，铺设于与所述第一铺铜结构所在所述第二信号线一侧相对的另一侧、且位于所述绕线结构处，形状设置为与所述第二信号线具有相等的避让间隙。2.根据权利要求1所述的优化差分线阻抗的铺铜结构，其特征在于，所述第一铺铜结构与所述第一信号线和所述第二信号线之间、所述第二铺铜结构与所述第一信号线之间、所述第三铺铜结构与所述第二信号线之间的避让间隙皆设置为与所述差分信号线的线宽相等。3.根据权利要求1所述的优化差分线阻抗的铺铜结构，其特征在于，设所述差分信号线的线宽为w，则所述绕线结构在平行于走线方向上的宽度a≥5w，所述绕线结构在垂直于走线方向上的宽度b≥5w。4.根据权利要求1所述的优化差分线阻抗的铺铜结构，其特征在于，设所述差分信号线的线宽为w，所述第二铺铜结构在相对所述第一信号线所在一侧...
【专利技术属性】
技术研发人员：焦冬冬，
申请(专利权)人：苏州精濑光电有限公司武汉精测电子集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。