一种三通道L波段VPX信号处理系统技术方案

本实用新型专利技术公开了一种三通道L波段VPX信号处理系统，包括XC6SLX9系列的可编程逻辑器件U79，与可编程逻辑器件U79连接的第一通道电路、第二通道电路和第三通道电路，与可编程逻辑器件U79连接的射频输出电路，与第一通道电路、第二通道电路、第三通道电路和射频输出电路连接的时钟分频电路，以及与可编程逻辑器件U79、射频输出电路，与第一通道电路、第二通道电路、第三通道电路、射频输出电路和时钟分频电路连接的供电电路。通过上述方案，本实用新型专利技术具有结构简单、信号处理可靠等优点，在信号处理技术领域具有很高的实用价值和推广价值。处理技术领域具有很高的实用价值和推广价值。处理技术领域具有很高的实用价值和推广价值。

【技术实现步骤摘要】
一种三通道L波段VPX信号处理系统


[0001]本技术涉及信号处理
，尤其是一种三通道L波段VPX信号处理系统。

技术介绍

[0002]VPX总线是VITA组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX总线的基本规范、机械结构和总线信号等具体内容均在ANSI/VITA46系列技术规范中定义。VPX总线来源于VME总线，而VME总线诞生于30年前，结合了Motorola公司Versa总线电气标准和欧式卡机械封装标准，是一种开放式架构，在工业控制、信号处理和国防领域中得到了广泛应用。
[0003]但是，现有技术中暂无用于三通道L波段的VPX信号处理，现有技术中的VPX信号处理装置采样DBF处理板搭配DSP信号处理板的方式，其投入成本较高。如专利公开号为“CN210627192U”、名称为“VPX信号处理系统”的中国技术专利，其通过光纤接口接收信号至第一处理板，信号经第一FPGA处理器处理后通过板内串口传输至第二处理板，经第二FPGA处理器、数字信号处理器以及交换机处理后通过板外串口输出。第一处理板、第二处理板和电源模块分别安装在底板上，所述机箱内设有与底板适配的槽位，底板安装在所述机箱内，使得所述第一处理板、第二处理板以及电源模块位于机箱内，机箱设有前面板和后面板，前面板和后面板均与第一处理板、第二处理板以及电源模块连接。
[0004]因此，急需要提出一种结构简单、信号处理可靠的三通道L波段VPX信号处理系统。

技术实现思路

[0005]针对上述问题，本技术的目的在于提供一种三通道L波段VPX信号处理系统，本技术采用的技术方案如下：
[0006]一种三通道L波段VPX信号处理系统，其包括XC6SLX9系列的可编程逻辑器件U79，与可编程逻辑器件U79连接的第一通道电路、第二通道电路和第三通道电路，与可编程逻辑器件U79连接的射频输出电路，与第一通道电路、第二通道电路、第三通道电路和射频输出电路连接的时钟分频电路，以及与可编程逻辑器件U79、射频输出电路，与第一通道电路、第二通道电路、第三通道电路、射频输出电路和时钟分频电路连接的供电电路；所述第二通道电路与第三通道电路的结构相同
[0007]与现有技术相比，本技术具有以下有益效果：
[0008](1)本技术巧妙地设置了可编程逻辑器件U79、射频输出电路，与第一通道电路、第二通道电路、第三通道电路、射频输出电路和时钟分频电路；通过可编程逻辑器件U79对三个射频通道电路信号通路、射频输出电路以及时钟分频电路进行集中管控，由此实现高集成度多通道整体技术方案。
[0009](2)本技术的第一通道电路巧妙地设置了第二低功耗宽带射频合成器U74、正交调制器U75、功率放大器U23和射频连接器J33，第二低功耗宽带射频合成器U74产生本振信号，正交调制器U75接收差分中频信号和第二低功耗宽带射频合成器U74过来的本振信号
变换出低失真射频信号，经过功率放大器U23进行功率放大之后输出到射频连接器J33。
[0010](3)本技术的第二通道电路和第三通道电路通过设置第三低功耗宽带射频合成器U17、差分混频器U18、射频变压器U19、功率放大器U36和带通滤波器LC2，其中，差分混频器U18接收第三低功耗宽带射频合成器U17U17产生的差分本振信号和差分输入信号产生差分中频信号，经过射频变压器U19转换成单端信号，通过功率放大器U36进行功率放大后送入带通滤波器LC2过滤掉中心频率
±
100MHz范围以外的干扰信号送入后端电路。
[0011](4)本技术巧妙地设置了第一滤波电路和双路滤波电路，以保证射频输出信号可靠；
[0012]综上所述，本技术具有结构简单、信号处理可靠等优点，在信号处理
具有很高的实用价值和推广价值。
附图说明
[0013]为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需使用的附图作简单介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对保护范围的限定，对于本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0014]图1为本技术中第二低功耗宽带射频合成器的原理图。
[0015]图2为本技术中第一通道电路的输入解调电路原理图。
[0016]图3为本技术中第一通道电路的接口电路原理图。
[0017]图4为本技术中第三低功耗宽带射频合成器的原理图。
[0018]图5为本技术中差分混频器U18和射频变压器U19的原理图。
[0019]图6为本技术中功率放大器U36和带通滤波器LC2的原理图。
[0020]图7为本技术中第一低功耗宽带射频合成器的接口电路原理图。
[0021]图8为本技术中第一低功耗宽带射频合成器的原理图。
[0022]图9为本技术中加差分滤波器U28和信号变压器B2的原理图。
[0023]图10为本技术中第一滤波电路和第一射频放大器U2的原理图。
[0024]图11为本技术中第一射频衰减器U3的原理图。
[0025]图12为本技术中增益放大器U1的原理图。
[0026]图13为本技术中第二射频衰减器U6和双路滤波电路的原理图。
[0027]图14为本技术中第三射频衰减器U5的原理图。
[0028]图15为本技术中时钟分频电路原理图。
[0029]图16为时钟分频接口芯片的原理图。
[0030]图17为第一时钟分频接口电路原理图。
[0031]图18为第二时钟分频接口电路原理图。
[0032]图19为第一FPGA接口电路原理图。
[0033]图20为第二FPGA接口电路原理图。
[0034]图21为FPGA芯片第一部分原理图。
[0035]图22为FPGA芯片第二部分原理图。
具体实施方式
[0036]为使本申请的目的、技术方案和优点更为清楚，下面结合附图和实施例对本技术作进一步说明，本技术的实施方式包括但不限于下列实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0037]实施例
[0038]如图1至图22所示，本实施例提供了一种三通道L波段VPX信号处理系统，其包括XC6SLX9系列的可编程逻辑器件U79，与可编程逻辑器件U79连接的第一通道电路、第二通道电路和第三通道电路，与可编程逻辑器件U79连接的射频输出电路，与第一通道电路、第二通道电路、第三通道电路和射频输出电路连接的时钟分频电路，以及与可编程逻辑器件U79、射频输出电路，与第一通道电路、第二通道电路、第三通道电路、射频输出电路和时钟分频电路连接的供电电路。首先，需要说明的是，本实施例中所述的“第一”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三通道L波段VPX信号处理系统，其特征在于，包括XC6SLX9系列的可编程逻辑器件U79，与可编程逻辑器件U79连接的第一通道电路、第二通道电路和第三通道电路，与可编程逻辑器件U79连接的射频输出电路，与第一通道电路、第二通道电路、第三通道电路和射频输出电路连接的时钟分频电路，以及与可编程逻辑器件U79、射频输出电路，与第一通道电路、第二通道电路、第三通道电路、射频输出电路和时钟分频电路连接的供电电路；所述第二通道电路与第三通道电路的结构相同；所述射频输出电路包括依次连接的第一低功耗宽带射频合成器U26、加差分滤波器U28、信号变压器B2、第一滤波电路、第一射频放大器U2、第一射频衰减器U3、增益放大器U1、第二射频衰减器U6、双路滤波电路、第三射频衰减器U5和射频接口J17，以及与加差分滤波器U28连接的射频连接器J28；所述第一低功耗宽带射频合成器U26与可编程逻辑器件U79连接。2.根据权利要求1所述的一种三通道L波段VPX信号处理系统，其特征在于，所述第一通道电路包括与可编程逻辑器件U79连接、且型号为LMX2572的第二低功耗宽带射频合成器U74，与第二低功耗宽带射频合成器U74连接、且型号为ADL5375
‑
15的正交调制器U75，与正交调制器U75的输出连接、且型号为Qorvo_885062的功率放大器U23，以及与功率放大器U23连接的射频连接器J33。3.根据权利要求1所述的一种三通道L波段VPX信号处理系统，其特征在于，所述第二通道电路包括与可编程逻辑器件U79连接、且型号为LMX2572的第三低功耗宽带射频合成器U17，与第三低功耗宽带射频合成器U17连接的差分混频器U18，与差分混频器U18连接、且型号为TCM1
‑
63AX的射频变压器U19，与射频变压器U19连接的功率放大器U36，以及与功率放大器U36连接的带通滤波器LC2。4.根据权利要求1所述的一种三通道L波段VPX信号处理系统，其特征在于，所述时钟分频电路包括型号为ABLJO_100MHz的V...

【专利技术属性】
技术研发人员：詹晓飞，罗美刚，李俊葶，
申请(专利权)人：成都科谱达信息技术有限公司，
类型：新型
国别省市：