一种多拓扑结构总线的基础单元及拓扑结构制造技术

本发明专利技术提供一种多拓扑结构总线的基础单元及拓扑结构，多拓扑结构总线的基础单元包括仲裁模块和处理模块，处理模块与仲裁模块相连接，仲裁模块为多对一仲裁模块或一对多仲裁模块；多对一仲裁模块的输出端设置有一个输出路径，多对一仲裁模块的输入端有输入路径，输入路径设置有用于与该输入路径建立连接的接口参数；一对多仲裁模块的输入端有一个输入路径，一对多仲裁模块的输出端设置有输出路径，每个输出路径设置有用于与该输出路径建立连接的接口参数；所述处理模块的输入端和输出端与多对一仲裁模块或一对多仲裁模块的连接，基于输入路径或者输出路径的接口参数，所述处理模块内部的处理器用于对处理模块的输入端传入的数据进行处理。入的数据进行处理。入的数据进行处理。

【技术实现步骤摘要】
一种多拓扑结构总线的基础单元及拓扑结构


[0001]本专利技术涉及数据传输
，尤其涉及一种多拓扑结构总线的基础单元及拓扑结构。

技术介绍

[0002]数据传输量越来越大，终端交互情形越来越复杂，而且终端数量及形式的变化导致总线的拓扑结构变化越来越频繁。
[0003]现有技术在改变拓扑结构时，通常需要对现有的拓扑结构进行重构，为满足应用对总线提出的多种拓扑结构，级联扩展方便，传输效率高的要求，发现现有总线满足传输效率的结构则拓扑结构更改麻烦，后期拓扑结构更改需要重新进行结构设计，开发成本较高，且维护不方便；而拓扑结构更改容易的，传输效率较差，难以满足性能要求。

技术实现思路

[0004]鉴于此，本专利技术的实施例提供了一种多拓扑结构总线的基础单元，以消除或改善现有技术中存在的一个或更多个缺陷。
[0005]本专利技术的一个方面提供了一种多拓扑结构总线的基础单元，多拓扑结构总线的基础单元包括仲裁模块和处理模块，所述处理模块与仲裁模块相连接，所述仲裁模块为多对一仲裁模块或一对多仲裁模块；
[0006]所述多对一仲裁模块的输出端设置有一个输出路径，所述多对一仲裁模块的输入端设置有至少一个输入路径，每个输入路径设置有用于与该输入路径建立连接的接口参数；
[0007]所述一对多仲裁模块的输入端设置有一个输入路径，所述一对多仲裁模块的输出端设置有至少一个输出路径，每个输出路径设置有用于与该输出路径建立连接的接口参数；
[0008]所述处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，所述处理模块的输入端和输出端与多对一仲裁模块或一对多仲裁模块的连接，基于输入路径或者输出路径的接口参数，所述处理模块内部预设有用于对输入数据进行处理的处理器，所述处理器用于对处理模块的输入端传入的数据进行处理，并传输到处理模块的输出端。
[0009]采用上述方案，本专利技术的处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，多对一仲裁模块的输入路径设置有用于与该输入路径建立连接的接口参数，一对多仲裁模块的输出路径设置有用于与该输出路径建立连接的接口参数，基于接口参数能够构建输入路径和输出路径之间的连接，进而构建多个基础单元之间的连接，进而构建拓扑结构，当拓扑结构改变时，仅需要对接口参数进行改变即可完成整个拓扑的改变，在保证传输性能的前提下，提高拓扑结构改变的难易度。
[0010]在本专利技术的一些实施方式中，所述多对一仲裁模块预设有第一缓存模块，当数据传入多对一仲裁模块时，确定处于多对一仲裁模块下游的处理模块是否处于工作状态，若
否，则将数据向下游输出；若是，则将数据缓存到第一缓存模块，直到处理模块由完成全部时钟处理周期，将数据向下游输出。
[0011]在本专利技术的一些实施方式中，当所述多对一仲裁模块的第一缓存模块内部存在缓存数据时，所述多对一仲裁模块向该多对一仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该多对一仲裁模块发送数据。
[0012]在本专利技术的一些实施方式中，所述多对一仲裁模块设置有路径解析模块，当数据传入多对一仲裁模块时，基于传入的输入路径生成路径信息，所述多对一仲裁模块对路径信息进行解析，得到传入数据的输入路径。
[0013]在本专利技术的一些实施方式中，当所述路径信息存在多位时，则对多位路径信息进行分解，基于分解出的路径信息确定同时传入的多个输入路径。
[0014]在本专利技术的一些实施方式中，所述一对多仲裁模块中包括路由译码模块，由所述一对多仲裁模块的输入路径传入的数据，输入到路由译码模块，所述路由译码模块对传入的数据中的路由信息进行解码，基于解码结果确定该数据接入的输出路径。
[0015]在本专利技术的一些实施方式中，所述一对多仲裁模块中包括第二缓存模块，对确定输出路径的数据输入到第二缓存模块进行缓存，判断该数据的输出路径是否存在第一状态的指示信号，若是，则等待第一状态的指示信号变为第二状态，将数据从第二缓存模块向输出路径导入；若否，则直接将数据从第二缓存模块向输出路径导入。
[0016]在本专利技术的一些实施方式中，当所述一对多仲裁模块的第二缓存模块内部存在缓存数据时，所述一对多仲裁模块向该一对多仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该一对多仲裁模块发送数据。
[0017]本专利技术的一个方面提供了一种拓扑结构，所述拓扑结构包括仲裁模块和多个上述基础单元，所述仲裁模块连接于基础单元之间，所述仲裁单元的输入路径与上游基础单元的输出端相连接，所述仲裁单元的输出路径与下游基础单元的输入端相连接。
[0018]在本专利技术的一些实施方式中，若基础单元之间的仲裁模块为多对一仲裁模块，则多对一仲裁模块的每个输入路径均与上游基础单元输出端相连接；若基础单元之间的仲裁模块为一对多仲裁模块，则一对多仲裁模块的每个输出路径均与下游基础单元输入端相连接。
[0019]本专利技术的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本专利技术的实践而获知。本专利技术的目的和其它优点可以通过在说明书以及附图中具体指出并获得。
[0020]本领域技术人员将会理解的是，能够用本专利技术实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本专利技术能够实现的上述和其他目的。
附图说明
[0021]此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，并不构成对本专利技术的限定。
[0022]图1为本专利技术多拓扑结构总线的基础单元第一种实施方式的示意图；
[0023]图2为本专利技术多拓扑结构总线的基础单元第二种实施方式的示意图；
[0024]图3为本专利技术多拓扑结构总线的基础单元第三种实施方式的示意图；
[0025]图4为本专利技术一对多仲裁模块的结构示意图；
[0026]图5为本专利技术多对一仲裁模块的结构示意图；
[0027]图6为一种交叉互联方式的示意图；
[0028]图7为另一种交叉互联方式的示意图。
具体实施方式
[0029]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本专利技术做进一步详细说明。在此，本专利技术的示意性实施方式及其说明用于解释本专利技术，但并不作为对本专利技术的限定。
[0030]在此，还需要说明的是，为了避免因不必要的细节而模糊了本专利技术，在附图中仅仅示出了与根据本专利技术的方案密切相关的结构和/或处理步骤，而省略了与本专利技术关系不大的其他细节。
[0031]应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
[0032]在此，还需要说明的是，如果没有特殊说明，术语“连接”在本文不仅可以指直接连接，也可以表示存在中间物的间接连接。
[0033]在下文中，将参考附图描述本专利技术的实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多拓扑结构总线的基础单元，其特征在于，多拓扑结构总线的基础单元包括仲裁模块和处理模块，所述处理模块与仲裁模块相连接，所述仲裁模块为多对一仲裁模块或一对多仲裁模块；所述多对一仲裁模块的输出端设置有一个输出路径，所述多对一仲裁模块的输入端设置有至少一个输入路径，每个输入路径设置有用于与该输入路径建立连接的接口参数；所述一对多仲裁模块的输入端设置有一个输入路径，所述一对多仲裁模块的输出端设置有至少一个输出路径，每个输出路径设置有用于与该输出路径建立连接的接口参数；所述处理模块的输入端和输出端均连接有多对一仲裁模块或一对多仲裁模块，所述处理模块的输入端和输出端与多对一仲裁模块或一对多仲裁模块的连接，基于输入路径或者输出路径的接口参数，所述处理模块内部预设有用于对输入数据进行处理的处理器，所述处理器用于对处理模块的输入端传入的数据进行处理，并传输到处理模块的输出端。2.根据权利要求1所述的多拓扑结构总线的基础单元，其特征在于，所述多对一仲裁模块预设有第一缓存模块，当数据传入多对一仲裁模块时，确定处于多对一仲裁模块下游的处理模块是否处于工作状态，若否，则将数据向下游输出；若是，则将数据缓存到第一缓存模块，直到处理模块由完成全部时钟处理周期，将数据向下游输出。3.根据权利要求2所述的多拓扑结构总线的基础单元，其特征在于，当所述多对一仲裁模块的第一缓存模块内部存在缓存数据时，所述多对一仲裁模块向该多对一仲裁模块的输入路径发送第一状态的指示信号，使与该输入路径相连接的上游模块停止向该多对一仲裁模块发送数据。4.根据权利要求1所述的多拓扑结构总线的基础单元，其特征在于，所述多对一仲裁模块设置有路径解析模块，当数据传入多对一仲裁模块时，基于传入的输入路径生成路径信息，所述多对一仲裁模块对路径信息进行解析，得到传入数据的输...

【专利技术属性】
技术研发人员：游胜，原德鹏，
申请(专利权)人：中科驭数北京科技有限公司，
类型：发明
国别省市：