使用初始化序列的时钟恢复PLL制造技术

一种用于提供针对来自串行数据流的位恢复的定时时钟的锁相环电路。该系统锁定到ＳＹＮＣ信号，优选的是较低频率百分之五十占空比的方波，该方波的周期等于一个完全成帧的串行数据字的时间。当一个起始信号转换被检测到时，阻止所述系统试图锁定到数据信号边沿转换。但是，该系统提供一种适合用于在个别数据位中计时的信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种用于为包括数据和成帧位的Ｍ位串行位流字生成解串行化的定时信号的系统，其中所述Ｍ位包括数据和成帧位，该系统包括：具有多个输出的压控振荡器，所述多个输出等于Ｍ，其中该输出在约Ｍ位的周期上在相位上彼此相等地偏移，其中连续的每个相位大约 与位流中相应的连续位相匹配，相位检测器，设置成接收串行位流字和来自压控振荡器的相位输出，其中相位检测器比较串行位流字和压控振荡器的相位输出，来自相位检测器的控制信号输出，其中该控制信号指示是否压控振荡器的相位输出必须加快或减 慢，并且其中响应于所述控制信号，压控振荡器的输出变成相位锁定到串行位流字，到相位检测器的复位信号输入，其中当复位信号为真时，控制信号被无效，并且当复位信号为假时，控制信号被使能，接收压控振荡器相位输出的组合和从其中逻辑形成复 位信号的电路，其中对于Ｍ位的最后到第二个Ｍ位的开头，复位信号为假，从而定义了一个时间窗口，在该时间窗口中控制信号有效。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：JJ麦克唐纳二世，RB赫尔法乔尔，J文德利希，
申请(专利权)人：美国快捷半导体有限公司，
类型：发明
国别省市：US[美国]