延迟同步环电路，数字预失真型发射机以及无线基站制造技术

本发明专利技术提供能够正确地抽取出叠加在数字预失真型无线发射机的发射机输出上的非线性失真的延迟同步环电路、数字预失真型发射机以及无线基站的结构，本发明专利技术的延迟同步环电路的特征是具备：输入第１输入ＩＱ信号Ｉｒ、Ｑｒ的可变延迟元件１０５；输入可变延迟元件的输出信号Ｉｆ、Ｑｆ以及基于第２输入ＩＱ信号Ｉｉ、Ｑｉ的信号Ｉｄ、Ｑｄ的减法器１０３；输入可变延迟元件的输出信号Ｉｆ、Ｑｆ的延迟比较器１０６；输入延迟比较器的输出信号进行平滑并且输出到可变延迟元件的平滑滤波器１０７，进行用于由可变延迟元件控制通过经过模拟电路单元在输出ＩＱ信号中产生的失真的延迟控制，第１以及第２输入ＩＱ信号的某一个是输出ＩＱ信号Ｉｏ、Ｑｏ进行数模变换，经过模拟电路单元，进而进行模数变换生成的信号，作为可变延迟元件，能够特别地使用ＩＩＲ数字滤波器。

【技术实现步骤摘要】

【技术保护点】
一种延迟同步环电路，其特征在于：构成为具备输入第１输入ＩＱ信号的可变延迟元件；连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号以及基于第２输入ＩＱ信号的信号的减法器；连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号的延迟比较器；以及连接到上述延迟比较器的输出端子以及上述可变延迟元件的输入端子，输入上述延迟比较器的输出信号进行平滑，把平滑了的信号输出到上述可变延迟元件的平滑滤波器，其中，上述第１以及第２输入ＩＱ信号的某一个是把输出ＩＱ信号进行数模变换，经过模拟电路单元，进而进行模数变换所生成的信号，进行用于由上述可变延迟元件抑制因经由上述模拟电路单元，而在上述输出ＩＱ信号中生成的失真的延迟控制。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：堀一行，铃木芽衣，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]