一种半导体封装装置，包括第一电子元件和第二电子元件，第一电子元件的第一对接面与第二电子元件的第二对接面结合，且第一对接面的第一导电垫与第二对接面的第二导电垫直接键合，其中第一导电垫的宽度往第二导电垫方向渐缩，第二导电垫的宽度往第一导电垫的方向渐增。第一导电垫的宽度往第二导电垫方向渐缩，意味着第一对接面是在一载板上形成的，通过使用具有较为平坦表面的载板，可以使第一对接面相对较为平坦，从而不需要CMP平坦化制程。通过省掉CMP，可以解决因CMP所导致的诸多问题，有利于降低制程成本，避免对接表面产生空洞，避免导电垫产生碟形缺陷，提高导电垫之间的结合力，从而提高HBI制程的良率和产品的可靠性。从而提高HBI制程的良率和产品的可靠性。从而提高HBI制程的良率和产品的可靠性。
【技术实现步骤摘要】
半导体封装装置
[0001]本申请涉及半导体封装
，具体涉及一种半导体封装装置。
技术介绍
[0002]混合键合互连(HBI，Hybrid bond interconnection)技术可用于实现封装结构之间的直接键合，例如晶圆与晶圆、或芯片与芯片、或晶圆与芯片之间的直接键合。目前HBI制程中，将上、下封装结构的氧化硅(SiOx)先结合后，再加温进行铜垫(Cu Pad)之间的扩散(diffusion)结合。SiOx结合前，会先通过化学机械抛光(Chemical Mechanical Polishing，CMP)来平坦化SiOx的对接表面，以利于分子间作用力(范德瓦尔斯力)结合。
[0003]参考图1，是通过CMP平坦化后封装结构40的局部截面结构示意图。如图1所示，CMP之后，封装结构40中SiOx 41的表面为外凸的曲面，铜垫42的表面则向内凹陷。
[0004]实践发现，目前CMP制程具有以下问题：
[0005](1)CMP后需要满足SiOx 41对接表面的Ra(粗糙度)小于0.5nm，条件严苛导致制程成本较高；
[0006](2)CMP后，SiOx 41表面的曲率半径过小，结合后可能会有空洞(Void)产生导致良率下降，为此需要通过多次CMP使SiOx 41的对接表面更平坦，曲率半径更大；
[0007](3)CMP制程会导致铜垫42表面向下凹陷，产生碟形(dish)缺陷，从而不利于键合，会导致键合后铜的总电阻增大甚至连接中断。
技术实现思路
[0008]本申请提出了一种半导体封装装置，以有助于解决HBI制程中CMP平坦化所导致的制程成本高，SiOx的对接表面会产生空洞，铜垫会产生碟形缺陷不利于结合等问题。
[0009]第一方面，本申请提供一种半导体封装装置，包括：第一电子元件，具有第一对接面，所述第一对接面包括第一导电垫；第二电子元件，具有第二对接面，所述第二对接面包括第二导电垫；其中，所述第一对接面与所述第二对接面结合，所述第一导电垫直接键合至所述第二导电垫，所述第一导电垫的宽度往所述第二导电垫方向渐缩，所述第二导电垫的宽度往所述第一导电垫的方向渐增。
[0010]在一些可选的实施方式中，所述第一对接面进一步包括粘着层，所述粘着层粘合于所述第二对接面。
[0011]在一些可选的实施方式中，所述粘着层不包括氧化层。
[0012]在一些可选的实施方式中，所述粘着层与所述第二对接面的结合介面与所述第一导电垫的上表面平齐。
[0013]在一些可选的实施方式中，所述粘着层包覆所述第一导电垫，所述第一导电垫的上表面露出于所述粘着层。
[0014]在一些可选的实施方式中，所述第一导电垫的侧壁直接接触所述粘着层。
[0015]在一些可选的实施方式中，所述第一电子元件包括重布线层和强化层，所述第一
导电垫位于所述重布线层上，所述重布线层位于所述强化层上。
[0016]在一些可选的实施方式中，所述第一电子元件包括重布线层和埋孔，所述第一导电垫位于所述重布线层上，所述埋孔连接于所述第一导电垫和所述重布线层之间，所述埋孔的孔径往所述第一导电垫的方向渐缩。
[0017]在一些可选的实施方式中，所述第一电子元件进一步包括种子层，所述种子层位于所述第一导电垫的下表面和所述埋孔的上表面之间。
[0018]在一些可选的实施方式中，所述第一电子元件进一步包括粘着层，所述粘着层粘合于所述第二对接面，所述第一导电垫和所述埋孔位于所述粘着层内。
[0019]在一些可选的实施方式中，所述第二对接面进一步包括氧化层，所述第二导电垫位于所述氧化层中，所述第二导电垫的下表面露出于所述氧化层。
[0020]在一些可选的实施方式中，所述氧化层包括氧化硅。
[0021]第二方面，本申请提供一种半导体封装装置的制造方法，包括：提供一载板，并形成第一导电垫于所述载板上；形成一粘着层于所述载板上，所述粘着层包覆所述第一导电垫；去除所述载板，以暴露出所述第一导电垫的上表面；将所述粘着层粘合于一电子元件，以及将所述第一导电垫的上表面直接键合至所述电子元件。
[0022]在一些可选的实施方式中，在形成第一导电垫于所述载板上之前，所述方法进一步包括：形成一种子层于所述载板上；在去除所述载板之后，所述方法进一步包括：将所述种子层蚀刻去除。
[0023]在一些可选的实施方式中，将所述第一导电垫的上表面直接键合至一电子元件包括：利用第一温度将所述粘着层附着于所述电子元件上，利用第二温度将所述第一导电垫的上表面直接键合至所述电子元件，其中，所述第一温度小于所述第二温度。
[0024]在一些可选的实施方式中，所述第一温度使所述粘着层软化，所述第二温度使所述第一导电垫扩散结合至所述电子元件。
[0025]在一些可选的实施方式中，所述形成一粘着层于所述载板上包括：通过旋转镀膜制程在所述载板上形成一粘着层。
[0026]为了解决HBI制程中CMP平坦化所导致的制程成本高，SiOx的对接表面会产生空洞，铜垫会产生碟形缺陷不利于结合等问题，本申请提出了一种半导体封装装置。本申请的半导体封装装置，将第一电子元件的第一对接面与第二电子元件的第二对接面结合，并将第一对接面的第一导电垫与第二对接面的第二导电垫直接键合，这里第一导电垫具有宽度往第二导电垫方向渐缩的特征，意味着第一电子元件的第一对接面是在一载板上形成的，不具有研磨表面。通过使用具有较为平坦表面的载板(例如玻璃载板)，可以使第一对接面相对较为平坦，从而不需要CMP平坦化制程。通过在HMI制程中省掉CMP，可以解决因CMP所导致的诸多问题，有利于降低制程成本，避免对接表面产生空洞，避免导电垫产生碟形缺陷，提高导电垫之间的结合力，从而提高HBI制程的良率和产品的可靠性。
附图说明
[0027]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0028]图1是目前的一种封装结构通过CMP平坦化后的局部纵向截面结构示意图；
[0029]图2是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图；
[0030]图3A
‑
3I是本申请的半导体封装装置的一个实施例的制造步骤的示意图；
[0031]图4A
‑
4L是本申请的半导体封装装置的另一个实施例的制造步骤的示意图。
[0032]附图标记/符号说明：
[0033]10
‑
第一电子元件；11
‑
第一对接面；101
‑
第一导电垫；1011
‑
上表面；1012
‑
下表面；102
‑
粘着层；103
‑
埋孔；104
‑
重布线层；105
‑
强化层；106
‑
导电柱；107
‑
胶粘层本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体封装装置，其特征在于，包括：第一电子元件，具有第一对接面，所述第一对接面包括第一导电垫；第二电子元件，具有第二对接面，所述第二对接面包括第二导电垫；其中，所述第一对接面与所述第二对接面结合，所述第一导电垫直接键合至所述第二导电垫，所述第一导电垫的宽度往所述第二导电垫方向渐缩，所述第二导电垫的宽度往所述第一导电垫的方向渐增。2.根据权利要求1所述的半导体封装装置，其特征在于，所述第一对接面进一步包括粘着层，所述粘着层粘合于所述第二对接面。3.根据权利要求2所述的半导体封装装置，其特征在于，所述粘着层不包括氧化层。4.根据权利要求2所述的半导体封装装置，其特征在于，所述粘着层与所述第二对接面的结合介面与所述第一导电垫的上表面平齐。5.根据权利要求2所述的半导体封装装置，其特征在于，所述粘着层包覆所述第一导电垫，所述第一导电垫的上表面露出于所述粘着层。6....
【专利技术属性】
技术研发人员：林咏胜，谢秉宏，高金利，涂顺财，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。