半导体封装装置制造方法及图纸

本申请提出了一种半导体封装装置，通过使粘合层延伸至高密度线路图案层的侧壁，也就是说，使高密度线路图案层被下压至陷入粘合层内，来使得高密度线路图案层更靠近低密度线路图案层，以此降低通孔的深径比，从而减少电性损失，提高良率，并且，降低了整体厚度，有利于整体结构的薄化。整体结构的薄化。整体结构的薄化。

【技术实现步骤摘要】
半导体封装装置


[0001]本申请涉及半导体封装
，具体涉及半导体封装装置。

技术介绍

[0002]目前的扇出式基板(FOSub，Fan
‑
out Substrate)结构是将扇出(Fan
‑
out)层通过粘合层贴合至基板(Substrate)后，再钻通孔进行电性连接形成。然而目前电子元件结合的需求仅要求最上层的线路为细线路即可，因此借由扇出层来形成整个上部重布线层(RDL，Redistribution Layer)线路导致成本较高。相对而言，无芯基板(Coreless Substrate)具有最上层线路较细的特征，能够满足电子元件结合的需求，且成本较低，因此一些方案利用无芯基板取代FOSub中的扇出层。但是，无芯基板相较于扇出层具有较厚的厚度，再加上粘合层厚度，整体厚度较大，因而钻通孔时会因为高深径比(或者说深宽比)而使得电镀制程无法匹配，导致电性损失，并且不利于整体结构的薄化。

技术实现思路

[0003]本申请提出一种半导体封装装置，以有助于减少电性损失和有利于整体结构的薄化。
[0004]第一方面，本申请提供一种半导体封装装置，包括：低密度线路图案层；高密度线路图案层，位于所述低密度线路图案层上方；粘合层，位于所述低密度线路图案层与所述高密度线路图案层之间；通孔，穿过所述高密度线路图案层与所述粘合层，电连接所述高密度线路图案层与所述低密度线路图案层；其中，所述粘合层延伸至所述高密度线路图案层的侧壁。
[0005]在一些可选的实施方式中，所述高密度线路图案层不包含玻璃纤维。
[0006]在一些可选的实施方式中，所述粘合层包括接触所述高密度线路图案层的侧壁的侧方延伸部。
[0007]在一些可选的实施方式中，所述侧方延伸部的上表面包括曲面。
[0008]在一些可选的实施方式中，所述侧方延伸部的上表面不高于所述高密度线路图案层。
[0009]在一些可选的实施方式中，所述侧方延伸部与所述高密度线路图案层的侧壁之间具有缺口，所述缺口靠近所述侧方延伸部的上表面。
[0010]在一些可选的实施方式中，所述粘合层包括接触所述高密度线路图案层的底面的下方粘结部，所述下方粘结部的厚度小于所述高密度线路图案层的厚度。
[0011]在一些可选的实施方式中，所述高密度线路图案层为无芯基板。
[0012]在一些可选的实施方式中，所述通孔的孔径往所述低密度线路图案层方向逐渐缩小。
[0013]在一些可选的实施方式中，所述高密度线路图案层的上表面设置有电子元件。
[0014]在一些可选的实施方式中，所述高密度线路图案层包括内埋式线路或者半内埋式
线路。
[0015]为了解决无芯基板和粘合层的整体厚度较大，制作通孔时会因为高深径比而导致电性损失，并且不利于整体结构薄化的技术问题，本申请提出了一种半导体封装装置。本申请通过使粘合层延伸至高密度线路图案层的侧壁，也就是说，在高密度线路图案层(例如无芯基板)通过粘合层贴合至低密度线路图案层(例如基板)时，通过施加压力使高密度线路图案层陷入粘合层内，以使得高密度线路图案层更靠近低密度线路图案层，以此降低通孔的深径比，从而减少电性损失，提高良率，并且，降低了整体厚度，有利于整体结构的薄化。
附图说明
[0016]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0017]图1是根据本申请的半导体封装装置的一实施例1a的纵向截面结构示意图；
[0018]图2是根据本申请的半导体封装装置的一实施例2a的纵向截面结构示意图。
[0019]符号说明：
[0020]1‑
低密度线路图案层；11
‑
第一线路图案；12
‑
第一介电层；13
‑
下阻焊层；14
‑
芯板层；2
‑
粘合层；21
‑
侧方延伸部；22
‑
下方粘结部；23
‑
缺口；3
‑
高密度线路图案层；301
‑
侧壁；302
‑
底面；31
‑
第二线路图案；311
‑
表层线路图案；32
‑
第二介电层；33
‑
上阻焊层；34
‑
埋孔；4
‑
通孔；5
‑
电子元件；6
‑
底部填充胶；7
‑
焊料凸块；8
‑
焊料球。
具体实施方式
[0021]下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外，为了便于描述，附图中仅示出了与有关专利技术相关的部分。
[0022]应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
[0023]此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90
°
或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
[0024]本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
[0025]本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
[0026]需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装装置，其特征在于，包括：低密度线路图案层；高密度线路图案层，位于所述低密度线路图案层上方；粘合层，位于所述低密度线路图案层与所述高密度线路图案层之间；通孔，穿过所述高密度线路图案层与所述粘合层，电连接所述高密度线路图案层与所述低密度线路图案层；其中，所述粘合层延伸至所述高密度线路图案层的侧壁。2.根据权利要求1所述的半导体封装装置，其特征在于，所述高密度线路图案层不包含玻璃纤维。3.根据权利要求1所述的半导体封装装置，其特征在于，所述粘合层包括接触所述高密度线路图案层的侧壁的侧方延伸部。4.根据权利要求3所述的半导体封装装置，其特征在于，所述侧方延伸部的上表面包括曲面。5.根据权利要求3所述的半导体封装装置，其特征在于，所述...

【专利技术属性】
技术研发人员：黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：新型
国别省市：