芯片控制电路、系统和芯片技术方案

本申请实施例提供了一种芯片控制电路、系统和芯片，涉及半导体技术领域。该芯片控制电路包括：存储单元，用于接收更新数据；信号转换单元，所述信号转换单元的输入端与所述存储单元的输出端信号连接，所述信号转换单元的控制端与控制单元信号连接，所述信号转换单元用于将所述更新数据转换为串行数据流；信号选择单元，所述信号选择单元的输入端与所述信号转换单元的输出端信号连接，所述信号选择单元的输出端用于连接输入/输出接口，所述信号选择单元用于从所述串行数据流中选择得到目标数据，并将所述目标数据发送至所述输入/输出接口。解决了目前SoC芯片的灵活性较差的技术问题的，达到了提高SoC芯片灵活性的技术效果。达到了提高SoC芯片灵活性的技术效果。达到了提高SoC芯片灵活性的技术效果。

【技术实现步骤摘要】
芯片控制电路、系统和芯片


[0001]本申请涉及半导体
，具体地，涉及一种芯片控制电路、系统和芯片。

技术介绍

[0002]SoC芯片(System on Chip，系统级芯片)的集成度越来越高，芯片内部各IP的协同工作及稳定性也随之变高。对于SoC芯片中的绝大部份IP从简单的低速IP如UART，I2C，SPI到高速IP，例如DDR，PCIE等，都是通过在该IP内部定义一定数量的寄存器，然后由软件来配置编程这类寄存器从而达到控制该IP进入不同工作模式或状态，最终生成预期的数字信号，从而来满足IP协议传输的要求。
[0003]在SoC芯片使用过程中可能会出现某些软件对硬件的功能的更新或者系统应用层提出新的需求，但是此时芯片已经流片完成其预先配置的功能与IP等已经固定，无法再进行更新。
[0004]因此，目前SoC芯片的灵活性较差。

技术实现思路

[0005]为解决上述技术问题，本申请实施例中提供了一种芯片控制电路、系统和芯片。
[0006]本申请实施例的第一个方面，提供了一种芯片控制电路，包括：
[0007]存储单元，用于接收更新数据；
[0008]信号转换单元，信号转换单元的输入端与存储单元的输出端信号连接，信号转换单元的控制端与控制单元信号连接，信号转换单元用于将更新数据转换为串行数据流；
[0009]信号选择单元，信号选择单元的输入端与信号转换单元的输出端信号连接，信号选择单元的输出端用于连接输入/输出接口，信号选择单元用于从串行数据流中选择得到目标数据，并将目标数据发送至输入/输出接口。
[0010]在本申请一个可选实施例中，信号转换单元包括：
[0011]寄存器本体；
[0012]基于直接存储器访问的信号发生器，设置于所示寄存器本体，信号发生器的输入端与存储单元的输出端信号连接，信号发生器的控制端与控制单元信号连接，信号发生器用于将更新数据转换为串行数据流。
[0013]在本申请一个可选实施例中，信号选择单元包括：
[0014]数据接口，数据接口的输入端与信号转换单元的输出端信号连接；
[0015]信号选择器，信号选择器的控制端用于连接所示控制单元，信号选择器的输入端与数据接口的输出端信号连接，信号选择器的输出端与输入/输出接口信号连接，信号选择器用于根据控制单元发送的控制信号从串行数据流中确定目标数据，并将目标数据发送至输入/输出接口。
[0016]在本申请一个可选实施例中，数据接口的接口数量为多个。
[0017]在本申请一个可选实施例中，存储单元中包括多个存储器件。
[0018]在本申请一个可选实施例中，存储器件为随机存取存储器、双倍速率同步动态随机存储器、寄存器中的至少一种。
[0019]在本申请一个可选实施例中，该芯片控制电路还包括：
[0020]存储器选择器，存储器选择器的输入端分别与多个存储器件信号连接，存储器选择器的输出端与信号转换单元信号连接，存储器选择器用于从多个存储器件中选择产生目标数据的目标存储器件。
[0021]在本申请一个可选实施例中，存储器选择器为高速总线。
[0022]本申请实施例的第二个方面，提供了一种芯片控制系统，包括：
[0023]如上任一项的芯片控制电路；
[0024]控制单元，控制单元的输出端与芯片控制电路中的信号转换单元的控制端信号连接，控制单元用于产生控制信号，并基于控制信号控制信号转换单元将更新数据转换为串行数据流。
[0025]本申请实施例的第三个方面，提供了一种芯片，包括：
[0026]基板；
[0027]如上的芯片控制系统；
[0028]输入/输出接口，设置于基板，且与芯片控制系统中的信号选择单元的输入端信号连接。
[0029]上述芯片控制电路通过配置有存储单元、信号转换单元、信号选择单元。在需要对SoC芯片内部信号进行更新时，通过对存储单元写入更新数据，然后信号转换单元即可将该更新数据转换为串行数据，信号选择单元从串行数据流中选择得到目标数据，并将目标数据发送至输入/输出接口，从而实现与其他芯片的交互。由于存储单元中更新数据的可编程性，即该SoC芯片可以通过对该存储单元100中的更新数据进行灵活更新，使得SoC芯片可以输出任意格式的信号数据，从而使得SoC芯片可以与任意类型的芯片进行交互，从而解决了目前SoC芯片的灵活性较差的技术问题，达到了提高SoC芯片灵活性的技术效果。
附图说明
[0030]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为现有芯片控制电路示意图；
[0032]图2为本申请一个实施例提供的芯片控制电路及其相关器件的整体示意图；
[0033]图3为本申请一个实施例提供的芯片控制电路及其相关器件的整体示意图；
[0034]图4为本申请一个实施例提供的芯片控制电路及其相关器件的整体示意图；
[0035]图5为本申请一个实施例提供的芯片控制电路及其相关器件的整体示意图；
[0036]图6为本申请一个实施例提供的芯片控制系统的电路示意图；
[0037]图7为本申请一个实施例提供的芯片电路示意图。
[0038]图中：
[0039]10、芯片控制电路；100、存储单元；200、信号转换单元；210、寄存器本体；220、信号
发生器；300、信号选择单元；310、数据接口；320、信号选择器；400、存储器选择器；20、芯片控制系统；21、控制单元；30、芯片；31、输入/输出接口。
具体实施方式
[0040]为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的芯片控制电路、系统和芯片进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
[0041]本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
[0042]在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片控制电路，其特征在于，包括：存储单元，用于接收更新数据；信号转换单元，所述信号转换单元的输入端与所述存储单元的输出端信号连接，所述信号转换单元的控制端与控制单元信号连接，所述信号转换单元用于将所述更新数据转换为串行数据流；信号选择单元，所述信号选择单元的输入端与所述信号转换单元的输出端信号连接，所述信号选择单元的输出端用于连接输入/输出接口，所述信号选择单元用于从所述串行数据流中选择得到目标数据，并将所述目标数据发送至所述输入/输出接口。2.根据权利要求1所述的芯片控制电路，其特征在于，所述信号转换单元包括：寄存器本体；基于直接存储器访问的信号发生器，设置于所示寄存器本体，所述信号发生器的输入端与所述存储单元的输出端信号连接，所述信号发生器的控制端与控制单元信号连接，所述信号发生器用于将所述更新数据转换为串行数据流。3.根据权利要求1所述的芯片控制电路，其特征在于，所述信号选择单元包括：数据接口，所述数据接口的输入端与所述信号转换单元的输出端信号连接；信号选择器，所述信号选择器的控制端用于连接所示控制单元，所述信号选择器的输入端与所述数据接口的输出端信号连接，所述信号选择器的输出端与所述输入/输出接口信号连接，所述信号选择器用于根据所述控制单元发送的控制信号从所述串行数据流中确定所述目标数据，并将所述...

【专利技术属性】
技术研发人员：胡振波，彭剑英，罗成，黄颖然，张楠，白云，黄自力，胡星，李帅军，
申请(专利权)人：芯来智融半导体科技上海有限公司，
类型：发明
国别省市：