二进制码转温度计码的装置和电子设备制造方法及图纸

本申请提供了一种二进制码转温度计码的装置和电子设备，具有较佳的性能。该二进制码转温度计码的装置，包括：译码模块，用于将n位二进制码中高n/2位的高位二进制码转换为2

【技术实现步骤摘要】
二进制码转温度计码的装置和电子设备


[0001]本申请涉及电子
，并且更具体地，涉及一种二进制码转温度计码的装置和电子设备。

技术介绍

[0002]二进制码（Binary Code）是数字电路中最常用的数字码，其以2为基数用于记数，且常用符号0和1来表示，每个符号占用1个比特（bit）位。数字电路中，逻辑门的实现直接应用了二进制，因此现代的计算机和依赖计算机的设备里都用到二进制。温度计码（Thermometer Code）是一种各比特位的权重一致的数字码，其同样由符号0和1组成，但该温度计码中符号1的数量对应十进制数值，因此具有较好的线性度和单调性。
[0003]由于温度计码的长度较长，所消耗的功耗大且需占用较大的内存，所以温度计码不便于进行计算，因此，在一些实施方式下，使用二进制码来进行计算，再将其转换为温度计码来使用，在该过程中，二进制码到温度计码的转换十分重要。
[0004]鉴于此，如何提供一种性能较佳的二进制码转温度计码的装置，是一项亟待解决的技术问题。

技术实现思路

[0005]本申请提供了一种二进制码转温度计码的装置和电子设备，具有较佳的性能。
[0006]第一方面，提供一种二进制码转温度计码的装置，包括：译码模块，用于将n位二进制码中高n/2位的高位二进制码转换为2
n/2
位的高位码，且将n位二进制码中低n/2位的低位二进制码转换为2
n/2
位的低位码，其中，高位码中目标码元的数量与高位二进制码的值相关，低位码中目标码元的数量与低位二进制码的值相关，目标码元为0或1，n为正偶数；组合逻辑模块，包括多个逻辑子模块，多个逻辑子模块的时延相同，且多个逻辑子模块用于将高位码中的码元和低位码中的码元组合，以得到n位二进制码对应的温度计码。
[0007]通过本申请实施例的技术方案，提供了一种包括译码模块和组合逻辑模块的二进制码转温度计码的装置，通过该译码模块，不仅可以将n位的二进制码拆分成两部分分别进行处理，以便于提高后续组合逻辑模块对该二进制码对应的高位码和低位码的处理效率，还可以在高位码和低位码中通过目标码元的数量分别体现高位二进制码的值和低位二进制码的值，从而有利于后续组合逻辑模块的逻辑设计。进一步地，通过该组合逻辑模块，其由多个时延相同的逻辑子模块形成，能够降低组合逻辑模块整体的复杂度，针对于高位数的二进制码至温度计码的转换具有良好的适应性和扩展性，且能够保证温度计码中每个码元的同步输出，不会导致后续电路的逻辑错误，综合保证该二进制码转温度计码的装置的性能。
[0008]在一些可能的实施方式中，上述高位码中目标码元的数量与高位二进制码的值相关包括：高位码中第0位至第u位为目标码元，高位码中除所述第0位至第u位以外的其它位为非目标码元，其中，u为高位二进制码的值，0≤u≤2
n/2
‑
1；上述低位码中目标码元的数量
与低位二进制码的值相关包括：低位码中第0位至第v位为目标码元，低位码中除所述第0位至第v位以外的其它位为非目标码元，其中，v为低位二进制码的值，0≤v≤2
n/2
‑
1；在目标码元为1时，非目标码元为0，或者，在目标码元为0时，非目标码元为1。
[0009]在一些可能的实施方式中，译码模块包括多个相同的译码子模块，多个相同的译码子模块用于对高位二进制码和低位二进制码进行转换以得到高位码和低位码。
[0010]在一些可能的实施方式中，译码模块包括两个相同的译码子模块，两个相同的译码子模块中第一译码子模块用于对高位二进制码进行转换以得到高位码，两个相同的译码子模块中第二译码子模块用于对低位二进制码进行转换以得到低位码。
[0011]在一些可能的实施方式中，多个逻辑子模块包括：2
n
‑
1个第一逻辑子模块和一个第二逻辑子模块，一个第二逻辑子模块用于将温度计码中的第0位码元输出为预设码元，2
n
‑
1个第一逻辑子模块相同，且用于将高位码中的码元和低位码中的码元组合以输出温度计码中第1位码元至第2
n
‑
1位码元。
[0012]在一些可能的实施方式中，2
n
‑
1个第一逻辑子模块包括2
n/2
组第一逻辑子模块，其中，第i组第一逻辑子模块中的每个第一逻辑子模块用于根据高位码中的第i位码元与低位码中的多位码元得到多个中间结果，且根据多个中间结果与高位码中的第i+1位码元得到温度计码中的多位码元，其中，0≤i≤2
n/2
‑
1，i为整数。
[0013]在一些可能的实施方式中，在0＜i≤2
n/2
‑
1的情况下，第i组第一逻辑子模块包括2
n/2
个第一逻辑子模块，在i=0的情况下，所述第i组第一逻辑子模块包括2
n/2
‑
1个第一逻辑子模块，其中，第i组第一逻辑子模块中的第j个第一逻辑子模块用于根据高位码中的第i位码元与低位码中的第j位码元得到多个中间结果中的第j个中间结果，且根据第j个中间结果与高位码中的第i+1位码元得到温度计码中的第（i*2
n/2
+j）位码元，其中，在0＜i≤2
n/2
‑
1的情况下，0≤j≤2
n/2
‑
1，在i=0的情况下，0＜j≤2
n/2
‑
1，j为整数。
[0014]在一些可能的实施方式中，目标码元为1，非目标码元为0，第j个第一逻辑子模块用于将高位码中的第i位码元与低位码中的第j位码元执行与逻辑得到第j个中间结果，且将第j个中间结果与高位码中的第i+1位码元执行或逻辑得到温度计码中的第（i*2
n/2
+j）位码元。
[0015]在一些可能的实施方式中，目标码元为0，非目标码元为1，第j个第一逻辑子模块用于将高位码中的第i位码元与低位码中的第j位码元执行或逻辑得到第j个中间结果，且将第j个中间结果与高位码中的第i+1位码元执行与非逻辑得到温度计码中的第（i*2
n/2
+j）位码元。
[0016]在一些可能的实施方式中，译码模块和/或组合逻辑模块为包括逻辑门的逻辑电路。
[0017]在一些可能的实施方式中，译码模块包括译码器电路，译码器电路中任一输入端至与该输入端相连的任一输出端之间的逻辑门数量相同。
[0018]在一些可能的实施方式中，译码模块包括两个结构相同的译码器电路，在n=4的情况下，译码器电路包括两个电路输入端和四个电路输出端，两个电路输入端用于输入2位的高位二进制码或低位二进制码，四个电路输出端用于输出4位的高位码或低位码；四个电路输出端中第一电路输出端连接于缓冲门，用于输出高位码或低位码中第零位预设码元；两个电路输入端中的第一电路输入端和第二电路输入端连接于或非门的输入端，或非门的输
出端连接于第一非门的输入端，第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二进制码转温度计码的装置，其特征在于，包括：译码模块，用于将n位二进制码中高n/2位的高位二进制码转换为2
n/2
位的高位码，且将所述n位二进制码中低n/2位的低位二进制码转换为2
n/2
位的低位码，其中，所述高位码中目标码元的数量与所述高位二进制码的值相关，所述低位码中目标码元的数量与所述低位二进制码的值相关，所述目标码元为0或1，n为正偶数；组合逻辑模块，包括多个逻辑子模块，所述多个逻辑子模块的时延相同，且所述多个逻辑子模块用于将所述高位码中的码元和所述低位码中的码元组合，以得到所述n位二进制码对应的温度计码。2.根据权利要求1所述的装置，其特征在于，所述高位码中目标码元的数量与所述高位二进制码的值相关包括：所述高位码中第0位至第u位为所述目标码元，所述高位码中除所述第0位至第u位以外的其它位为非目标码元，其中，u为所述高位二进制码的值，0≤u≤2
n/2
‑
1；所述低位码中目标码元的数量与所述低位二进制码的值相关包括：所述低位码中第0位至第v位为所述目标码元，所述低位码中除所述第0位至第v位以外的其它位为非目标码元，其中，v为所述低位二进制码的值，0≤v≤2
n/2
‑
1；在所述目标码元为1时，所述非目标码元为0，或者，在所述目标码元为0时，所述非目标码元为1。3.根据权利要求2所述的装置，其特征在于，所述译码模块包括多个相同的译码子模块，所述多个相同的译码子模块用于对所述高位二进制码和所述低位二进制码进行转换以得到所述高位码和所述低位码。4.根据权利要求3所述的装置，其特征在于，所述译码模块包括两个相同的译码子模块，所述两个相同的译码子模块中第一译码子模块用于对所述高位二进制码进行转换以得到所述高位码，所述两个相同的译码子模块中第二译码子模块用于对所述低位二进制码进行转换以得到所述低位码。5.根据权利要求1所述的装置，其特征在于，所述多个逻辑子模块包括：2
n
‑
1个第一逻辑子模块和一个第二逻辑子模块，所述一个第二逻辑子模块用于将所述温度计码中的第0位码元输出为预设码元，所述2
n
‑
1个第一逻辑子模块相同，且用于将所述高位码中的码元和所述低位码中的码元组合以输出所述温度计码中第1位码元至第2
n
‑
1位码元。6.根据权利要求5所述的装置，其特征在于，所述2
n
‑
1个第一逻辑子模块包括2
n/2
组第一逻辑子模块，其中，第i组第一逻辑子模块中的每个第一逻辑子模块用于根据所述高位码中的第i位码元与所述低位码中的多位码元得到多个中间结果，且根据所述多个中间结果与所述高位码中的第i+1位码元得到所述温度计码中的多位码元，其中，0≤i≤2
n/2
‑
1，i为整数。7.根据权利要求6所述的装置，其特征在于，在0＜i≤2
n/2
‑
1的情况下，所述第i组第一逻辑子模块包括2
n/2
个第一逻辑子模块，在i=0的情况下，所述第i组第一逻辑子模块包括2
n/2
‑
1个第一逻辑子模块；其中，所述第i组第一逻辑子模块中的第j个第一逻辑子模块用于根据所述高位码中的第i位码元与所述低位码中的第j位码元得到所述多个中间结果中的第j个中间结果，且根据所述第j个中间结果与所述高位码中的第i+1位码元得到所述温度计码中的第（i*2
n/2
+j）
位码元，其中，在0＜i≤2
n/2
‑
1的情况下，0≤j≤2
n/2
‑
1，在i=0的情况下，0＜j≤2
n/2
‑
1，j为整数。8.根据权利要求7所述的装置，其特征在于，所述目标码元为1，非目标码元为0；所述第j个第一逻辑子模块用于将所述高位码中的第i位码元与所述低位码中的第j位码元执行与逻辑得到所述第j个中间结果，且将所述第j个中间结果与所述高位码中的第i+1位码元执行或逻辑得到所述温度计码中的第（i*2
n/2
+j）位码元。9.根据权利要求7所述的装置，其特征...

【专利技术属性】
技术研发人员：李钰莹，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：