一种光电雷达综合侦察设备图像数据处理系统技术方案

一种光电雷达综合侦察设备图像数据处理系统，包括FPGA、PHY芯片、网络交换机芯片，以及两个TX2模组；FPGA与两个TX2模组之间均通过PCIE接口连接后，构建为一个PCIE桥，FPGA作为两个TX2模组的内存设备，通过桥接交换高速数据；FPGA通过MGT接口采用高速电缆与外部的雷达信号处理机连接，连接协议选用SRIO；FPGA与PHY芯片配合作为一路以太网接口，挂载在网络交换机芯片上；两个TX2模组分别挂载在网络交换机芯片上；FPGA、两个TX2模组通过网络交换机芯片组成局域网；局域网内部传输通讯数据以及经过H.264编码压缩后的视频码流。本发明专利技术图像数据处理系统的数据处理带宽达到了20Gbps。数据处理系统的数据处理带宽达到了20Gbps。数据处理系统的数据处理带宽达到了20Gbps。

【技术实现步骤摘要】
一种光电雷达综合侦察设备图像数据处理系统


[0001]本专利技术涉及一种光电雷达综合侦察设备图像数据处理系统，属于图像数据 处理


技术介绍

[0002]现有光电侦察平台和雷达侦察平台分别独立，对于光电侦察设备，存在作 用距离近、成像易受天气影响的问题，对于雷达侦察设备，存在成像不易解读 的问题。因此，对于有重量要求的中近程无人机，迫切需要将光电、雷达传感 器集成在一个吊舱内，组成光电雷达综合侦察设备，实现不同侦察手段的优势 互补，实现全天时、全天候和复合环境侦察保障能力。此外，光电雷达综合侦 察设备小型化要求导致电子舱的内部空间十分有限且不规则，致使有效布局空 间狭小；常规的嵌入式处理架构，例如传统的CPCI或者AMC式机箱无法放置， 同时集成化后的设备还面临着数据处理、数据传输等关键问题。

技术实现思路

[0003]本专利技术要解决的技术问题是：克服现有技术的不足，在小型化的基础上， 解决了图像数据处理系统中图像处理系统构建、高速通信、数据通信问题。
[0004]本专利技术目的通过以下技术方案予以实现：
[0005]一种光电雷达综合侦察设备图像数据处理系统，包括FPGA、PHY芯片、 网络交换机芯片，以及两个TX2模组；
[0006]FPGA与两个TX2模组之间均通过PCIE接口连接后，构建为一个PCIE桥， FPGA作为两个TX2模组的内存设备，通过桥接交换高速数据；
[0007]FPGA通过MGT接口采用电缆与外部的雷达信号处理机连接，连接协议选 用SRIO；FPGA与PHY芯片配合作为一路以太网接口，挂载在网络交换机芯 片上；两个TX2模组分别挂载在网络交换机芯片上；FPGA、两个TX2模组通 过网络交换机芯片组成局域网；局域网内部传输通信数据以及视频码流。
[0008]优选的，所述FPGA使用XDMA IP调用PCIE；该FPGA作为EP节点与 任一个作为RC节点的TX2模组的PCIE接口连接，构建成PCIE Gen2.0 X4数 据总线。
[0009]优选的，所述PCIE Gen2.0 X4数据总线的单通道速率为5.0Gbps。
[0010]优选的，该图像数据处理系统接收的数据包括照片数据、原始数据、通信 数据。
[0011]优选的，所述FPGA使用其中一路PCIE Gen2.0 X4数据总线将雷达信号处 理机发送的原始数据透明转发给一个TX2模组；使用另一路PCIE Gen2.0 X4 数据总线将雷达信号处理机发送的照片数据透明转发给另一个TX2模组。
[0012]优选的，所述FPGA、两个TX2模组通过网络交换机芯片组成千兆局域网。
[0013]优选的，所述FPGA使用Serial RapidIO Gen2 IP调用串行接口与雷达信号 处理机电连接，传输信号为差分CML电平。
[0014]优选的，所述FPGA与雷达信号处理机之间，数据格式采用NWRITE，依 靠帧头地址
段进行译码分配。
[0015]优选的，所述TX2模组访问FPGA的内存设备采用MSIx中断模式。
[0016]优选的，所述局域网内部传输的视频码流为经过H.264编码压缩后的视频 码流。
[0017]本专利技术相比于现有技术具有如下有益效果：
[0018](1)本专利技术构建的PCIE总线网络，使得两块TX2模组和FPGA芯片之间 的软件能够相互交换块数据，相比以往的EMIF并口数据传输模式，传输速率 更高，延迟更低，同时支持Linux系统的块设备操作，便于软件实现，其最大 的优势是使得该处理系统内部的数据处理带宽达到了20Gbps的规模；
[0019](2)本专利技术构建的SRIO高速接口，使用FPGA芯片的MGT接口实现， 而不采用DSP芯片或专用芯片实现，很大程度上简化了该处理系统的电路设计， 其最大的优势是简化与雷达信号处理机之间的连接；
[0020](3)本专利技术构建的千兆局域网，使得两块TX2模组和FPGA芯片之间的 软件能够相互交换通信数据，相比以往的CAN总线系统，其带宽更高，通信 更灵活，其最大的优势是Linux系统下使用socket编程更便利；
[0021](4)本专利技术构建的PCIE总线中使用FPGA芯片实现两个内存设备，作为 EP节点，TX2模组作为RC节点；TX2模组访问FPGA内存设备采用MSIx中 断模式，延迟相较于轮询模式更低，响应周期为ns级别；同时FPGA实现的两 个PCIE内存设备可以作为两块TX2模组之间数据交换桥；形成的数据双向带 宽高达20Gbps，其最大的优势是使用FPGA芯片构建EP节点灵活度高；
[0022](5)本专利技术利用构建的数据通道，FPGA芯片通过PCIE总线将5K照片 块数据送给TX2模组；FPGA芯片通过SRIO接口与雷达信号处理机之间交互 光学数据、雷达数据；FPGA芯片和两个TX2模组之间采用千兆局域网使用组 播的模式交换通信协议；不同类型的数据采用相对应的数据总线，降低了处理 器的处理压力，提高了传输效率；
[0023](6)本专利技术构建的SRIO接口采用NWRITE模式进行数据通信，相较于 SWRITE模式更加灵活和可靠；
[0024](7)本专利技术构建的图像处理系统双精度浮点计算能力高于0.6TFLOPS， 系统内部高速数据交互与低速数据交互并行处理，互补干扰，对外与雷达信号 处理机采用高速串行接口连接，协议支持定制，高可靠性，高带宽。
附图说明
[0025]图1为本专利技术的组成示意图(PHY芯片未示意)；
[0026]图2为本专利技术的图像处理系统结构三维图；
[0027]图3为本专利技术的系统内部低速通信系统组成框图；
[0028]图4为本专利技术的系统内部高速通信系统组成框图；
[0029]图5为本专利技术的系统与雷达高速通信系统组成框图。
具体实施方式
[0030]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术 的实施方式作进一步详细描述。
[0031]一种光电雷达综合侦察设备图像数据处理系统，主处理器采用英伟达的 GPU嵌入式产品TX2模组，利用GPU并行计算提高计算能力；系统内部处理 器之间的低速低带宽数据通信采用千兆以太网组网实现，采用组播模式进行一 对多的数据通信，高速高带宽数据通信采用PCIE实现；系统与雷达信号处理 机之间采用单路SRIO进行数据通信。
[0032]如图1所示，本专利技术采用叠层板的设计，结构框架与底板作为支撑，两块 TX2模组和FPGA核心板分别扣装在底板两侧，机械安装孔锁紧到结构框架上， 依靠结构框架的刚性保证系统可靠性；下方两个TX2模组直接与安装结构面接 触，上方的FPGA芯片使用风扇进行主动散热，TX2模组温度和壳体保持一致， FPGA芯片的温度比空气温度低1
‑
5摄氏度，如图2三维结构所示。
[0033]该图像处理系统需要接收光电雷达综合侦察设备的大靶面图片数据为 5120*512本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电雷达综合侦察设备图像数据处理系统，其特征在于，包括FPGA、PHY芯片、网络交换机芯片，以及两个TX2模组；FPGA与两个TX2模组之间均通过PCIE接口连接后，构建为一个PCIE桥，FPGA作为两个TX2模组的内存设备，通过桥接交换高速数据；FPGA通过MGT接口采用电缆与外部的雷达信号处理机连接，连接协议选用SRIO；FPGA与PHY芯片配合作为一路以太网接口，挂载在网络交换机芯片上；两个TX2模组分别挂载在网络交换机芯片上；FPGA、两个TX2模组通过网络交换机芯片组成局域网；局域网内部传输通信数据以及视频码流。2.根据权利要求1所述的图像数据处理系统，其特征在于，所述FPGA使用XDMA IP调用PCIE；该FPGA作为EP节点与任一个作为RC节点的TX2模组的PCIE接口连接，构建成PCIE Gen2.0 X4数据总线。3.根据权利要求2所述的图像数据处理系统，其特征在于，所述PCIE Gen2.0 X4数据总线的单通道速率为5.0Gbps。4.根据权利要求1所述的图像数据处理系统，其特征在于，该图像数据处理系统接收的数据包括照片数据、原始数据、通信...

【专利技术属性】
技术研发人员：张清亮，罗伟，丁祝顺，赵娜，
申请(专利权)人：北京航天控制仪器研究所，
类型：发明
国别省市：