一种应用于Si衬底上的LED外延片及其生长方法技术

本发明专利技术提供一种应用于Si衬底上的LED外延片及其生长方法，该外延片通过在Si衬底上依次层叠的缓冲层、第一半导体层、多量子阱层和第二半导体层，缓冲层包括依次层叠的第一缓冲子层和第二缓冲子层，且第一缓冲子层和第二缓冲子层均为磷化硼层，其中，第一缓冲子层的生长温度低于第二缓冲子层的生长温度，高低温生长的磷化硼层，具有很低的内应力和优良的附着性，能与Si衬底进行良好的附着，便于大面积沉积，具体的，再在第二缓冲子层上沉积一层保护层Ga层，不仅可以解决Si衬底与GaN外延层之间的“回融”问题，同时，能进一步降低Si衬底与GaN外延层之间的晶格失配度。外延层之间的晶格失配度。外延层之间的晶格失配度。

【技术实现步骤摘要】
一种应用于Si衬底上的LED外延片及其生长方法


[0001]本专利技术涉及LED
，特别涉及一种应用于Si衬底上的LED外延片及其生长方法。

技术介绍

[0002]近年来，随着光效的快速提升，GaN基LED已在通用照明、显示等领域得到广泛应用，其中，GaN材料由于其具有热产生效率低、抗辐射、击穿电压高、电子饱和漂移速度大以及介电常数小的优点，已被广泛应用在高频、高温、高压电子器件、发光二极管（LED）以及半导体激光器（LD）等领域，成为当前研究的热点。随着Ⅲ族氮化物外延技术的发展和器件制备工艺的进步，为满足高性能大功率GaN基光电子器件和电力电子器件的要求，制备更少缺陷更高质量的GaN材料是必要且具有挑战性的。
[0003]GaN基LED外延生长过程中面临着许多的技术困难：（1）电子容易通过量子阱而溢流到p层；（2）p
‑
GaN的掺杂困难，且空穴迁移率很低；（3）阱垒之间因晶格失配存在极化电场，使得电子空穴波函数重叠率下降；（4）衬底与外延层之间的晶格失配和热失配比较大，使得外延层钟缺陷密度变高。上述LED外延生长GaN薄膜的常用衬底为蓝宝石（Al2O3）、碳化硅（SiC）和硅（Si），其中蓝宝石和SiC衬底外延生长GaN薄膜已经非常成熟，但其价格偏贵，特别是SiC价格昂贵，大大增加了生产成本高，而且蓝宝石本身散热效果不好，很难实现大尺寸外延生长，而Si衬底外延生长GaN薄膜，虽然其导热性好，可实现大尺寸外延，特别是6寸、8寸和12寸外延片，可降低生产成本，具有极大的市场竞争力，但是在Si衬底上生长GaN外延层，它们间的晶格失配与热失配较大，GaN外延层中的缺陷密度较高。为了生长高质量低位错密度的外延片，良好的衬底材料需要与外延材料在晶格常数、晶体结构方面具有较好的匹配度。
[0004]在现有的Si基GaN LED外延生长过程中，通常采用低温AlN和高温AlN作为Si衬底与GaN外延层之间的缓冲层，目的是为了阻挡Si衬底与GaN外延层之间的“回融”问题，但AlN作为缓冲层，不能够减小衬底与GaN外延层之间的晶格失配，位错密度仍然很高，外延层晶体质量不佳。由于Si的晶格常数（0.5431nm）、禁带宽度（1.12eV）与GaN和AlN差异比较大，在低温AlN和高温AlN缓冲层上生长的外延层晶体质量并不高，GaN的晶格常数、禁带宽度分别为0.3189nm和3.4eV，而AlN的的晶格常数、禁带宽度分别为0.3112nm和6.2eV，显然，采用AlN作为缓冲层仍存在较大的晶格失配，需要找到晶格常数和禁带宽度与Si衬底更加匹配的外延缓冲层，以进一步减少位错密度，提高外延层晶体质量。

技术实现思路

[0005]基于此，本专利技术的目的是提供一种应用于Si衬底上的LED外延片及其生长方法，解决现有技术中，当采用Si衬底外延生长GaN LED外延片时，晶格失配较大的问题。
[0006]根据本专利技术实施例当中的一种应用于Si衬底上的LED外延片，包括Si衬底以及在所述Si衬底上依次层叠的缓冲层、第一半导体层、多量子阱层和第二半导体层，所述缓冲层
包括依次层叠的第一缓冲子层和第二缓冲子层，且所述第一缓冲子层和所述第二缓冲子层均为磷化硼层，其中，所述第一缓冲子层的生长温度低于所述第二缓冲子层的生长温度，在生长所述第一半导体层前，首先在所述第二缓冲子层上沉积一层保护层，所述保护层为Ga层。
[0007]进一步的，所述第一缓冲子层的厚度小于所述第二缓冲子层的厚度。
[0008]进一步的，所述第一缓冲子层的厚度为10nm~50nm，所述第二缓冲子层的厚度为100nm~200nm。
[0009]进一步的，所述保护层的厚度为1nm~5nm。
[0010]根据本专利技术实施例当中的一种应用于Si衬底上的LED外延片的外延生长方法，用于制备上述的应用于Si衬底上的LED外延片，所述外延生长方法包括：提供一生长所需的Si衬底；在所述Si衬底上依次层叠的缓冲层、第一半导体层、多量子阱层和第二半导体层，所述缓冲层包括依次层叠的第一缓冲子层和第二缓冲子层，且所述第一缓冲子层和所述第二缓冲子层均为磷化硼层；生长所述缓冲层时，控制所述第一缓冲子层的生长温度低于所述第二缓冲子层的生长温度，控制所述第一缓冲子层的生长压力高于所述第二缓冲子层的生长压力；其中，在生长所述第一半导体层前，控制Ga源通入，以在所述第二缓冲子层上先生长一层保护层，所述保护层为Ga层。
[0011]进一步的，所述第一缓冲子层的生长温度为500℃~700℃，生长压力为300 torr~500 torr。
[0012]进一步的，所述第二缓冲子层的生长温度为900℃~1000℃，生长压力为100 torr~200 torr。
[0013]进一步的，所述保护层的生长温度为400℃~600℃，生长压力为100 torr~300 torr。
[0014]进一步的，当所述保护层生长结束后，依次通入NH3，以及所述NH3与所述Ga源的混合气体。
[0015]根据本专利技术实施例当中的一种LED芯片，包括上述的应用于Si衬底上的LED外延片。
[0016]与现有技术相比：通过在Si衬底上依次层叠的缓冲层、第一半导体层、多量子阱层和第二半导体层，缓冲层包括依次层叠的第一缓冲子层和第二缓冲子层，且第一缓冲子层和第二缓冲子层均为磷化硼层，其中，第一缓冲子层的生长温度低于第二缓冲子层的生长温度，高低温生长的磷化硼层，具有很低的内应力和优良的附着性，能与Si衬底进行良好的附着，便于大面积沉积，具体的，再在第二缓冲子层上沉积一层保护层Ga层，不仅可以解决Si衬底与GaN外延层之间的“回融”问题，同时，能进一步降低Si衬底与GaN外延层之间的晶格失配度。
附图说明
[0017]图1为本专利技术实施例一中的应用于Si衬底上的LED外延片的结构示意图；图2为本专利技术实施例二提出的一种应用于Si衬底上的LED外延片的外延生长方法
的流程图。
具体实施方式
[0018]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0019]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0020]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0021]实施例一请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于Si衬底上的LED外延片，其特征在于，包括Si衬底以及在所述Si衬底上依次层叠的缓冲层、第一半导体层、多量子阱层和第二半导体层，所述缓冲层包括依次层叠的第一缓冲子层和第二缓冲子层，且所述第一缓冲子层和所述第二缓冲子层均为磷化硼层，其中，所述第一缓冲子层的生长温度低于所述第二缓冲子层的生长温度，在生长所述第一半导体层前，首先在所述第二缓冲子层上沉积一层保护层，所述保护层为Ga层。2.根据权利要求1所述的应用于Si衬底上的LED外延片，其特征在于，所述第一缓冲子层的厚度小于所述第二缓冲子层的厚度。3.根据权利要求2所述的应用于Si衬底上的LED外延片，其特征在于，所述第一缓冲子层的厚度为10nm~50nm，所述第二缓冲子层的厚度为100nm~200nm。4.根据权利要求1所述的应用于Si衬底上的LED外延片，其特征在于，所述保护层的厚度为1nm~5nm。5.一种应用于Si衬底上的LED外延片的外延生长方法，其特征在于，用于制备权利要求1
‑
4任一项所述的应用于Si衬底上的LED外延片，所述外延生长方法包括：提供一生长所需的Si衬底；在所述Si衬底上依次层叠的缓冲层、第一半导体层、多量子阱层和第二半导体层，所述缓冲层包括依次层叠的第一缓冲子层和第二缓冲子层，且所述...

【专利技术属性】
技术研发人员：胡加辉，刘春杨，吕蒙普，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：