半导体电路和射频系统技术方案

本申请公开一种半导体电路和射频系统，根据本公开的一个方面提供的一种半导体电路，包含部件，该部件具有耦接在第一晶体管的体节点和栅极节点之间的量值可变的阻抗，其中该阻抗的量值由第一晶体管的漏极节点和源极节点之间的电压确定。在一个实施方案中，该部件包括第二晶体管、在第一晶体管的漏极节点和源极节点两端串联连接的第一电阻器和第二电阻器，其中第一电阻器和第二电阻器在第一接点处连接。第二晶体管的栅极节点耦接到第一接点，第二晶体管的源极节点耦接到体节点，第二晶体管的漏极节点耦接到第一晶体管的栅极节点。所述半导体电路和系统的性能提高。体电路和系统的性能提高。体电路和系统的性能提高。

【技术实现步骤摘要】
半导体电路和射频系统
[0001]要求优先权本专利技术涉及申请日为2022年4月29日，名称为“Body Node Biasing in RF Switches”（“射频开关的体节点偏置”），申请号为US 63/363815的美国临时专利申请，并且要求该临时专利申请的优先权的权益，其全文以与本文描述一致的程度并入本文。
[0002]本专利技术涉及申请日为2022年5月13日，名称为“BIASING BODY NODE OF A TRANSISTOR”（“晶体管的偏置体节点”），申请号为US 17/663234 的美国专利申请，并且要求该美国专利申请的优先权的权益，其全文以与本文描述一致的程度并入本文。


[0003]本申请涉及具有体节点的晶体管，并且更具体地涉及此类体节点的偏置，以及具有此类体节点的晶体管的半导体电路和射频系统。

技术介绍

[0004]晶体管是指使用半导体材料构建的部件，具有三个主要端子。正如在相关领域中众所周知的那样，在这些端子中的两个端子之间通过的电流，受到存在于第三端子或控制端子上的电压或电流所控制。
[0005]作为第四节点的体节点，存在于某些类型的晶体管上，诸如使用SOI（绝缘体上硅）技术制造的晶体管。
[0006]希望将体节点进行适当地偏置，以便在对应晶体管的使用中获得优越的性能特性。例如，在相关领域中同样众所周知的，当体节点未被适当地偏置时，晶体管可呈现较低的线性度、较长的开关时间等问题中的一个或多个。
[0007]本申请公开的各个方面涉及偏置此类晶体管的体节点，以改进能晶体管的性能。

技术实现思路

[0008]鉴于此，本申请提供一种半导体电路和射频系统，以提高半导体电路和射频系统的性能。
[0009]根据本公开的一个方面提供的一种半导体电路，包括：第一晶体管，所述第一晶体管具有源极节点、漏极节点、栅极节点和体节点，还包括部件，该部件具有耦接在第一晶体管的体节点和栅极节点之间的量值可变的阻抗，其中该阻抗的量值由第一晶体管的漏极节点和源极节点之间的电压确定。
[0010]可选的，该部件包括第二晶体管、在第一晶体管的漏极节点和源极节点两端串联连接的第一电阻器和第二电阻器，其中第一电阻器和第二电阻器在第一接点处连接。第二晶体管的栅极节点耦接到第一接点，第二晶体管的源极节点耦接到体节点，第二晶体管的漏极节点耦接到第一晶体管的栅极节点。
[0011]可选的，所述第一晶体管、所述第二晶体管、所述第一电阻器和所述第二电阻器被在单个晶片上采用绝缘体上硅技术制造而成。
[0012]可选的，所述第一晶体管和所述部件一起作为射频开关工作。
[0013]可观察到，当用作RF开关时，这种构造会使第一晶体管的性能特性得到若干改进。
[0014]根据本公开的一个方面提供的一种射频系统，包括：发射器，所述发射器用于生成射频信号；接收器，所述接收器用于处理另一射频信号；天线，所述天线用于在无线介质上发射从所述发射器接收的所述射频信号，以及，所述天线还用于在所述无线介质上接收所述另一射频信号并且将所述另一射频信号转发到所述接收器；和单刀双掷开关，所述单刀双掷开关具有耦接到所述天线的极端子、耦接到所述发射器的第一投掷端子和耦接到所述接收器的第二投掷端子，所述单刀双掷开关用于在发射持续时间期间将所述发射器耦接到所述天线；所述单刀双掷开关包括多个射频开关，所述射频开关用于在接收持续时间期间将所述接收器耦接到所述天线；其中，所述单刀双掷开关的射频开关包括：第一晶体管，所述第一晶体管具有源极节点、漏极节点、栅极节点和体节点；和部件，所述部件具有耦接在所述体节点和所述栅极节点之间的量值可变的阻抗，其中所述阻抗的量值由所述漏极节点和所述源极节点之间的电压确定。
[0015]可选的，所述部件包括第二晶体管。
[0016]可选的，所述部件还包括：第一电阻器和第二电阻器，所述第一电阻器和所述第二电阻器在所述第一晶体管的所述漏极节点和所述源极节点两端串联连接，其中所述第一电阻器和所述第二电阻器在第一接点处连接，其中所述第二晶体管的栅极节点耦接到所述第一接点，所述第二晶体管的源极节点耦接到所述体节点，所述第二晶体管的漏极节点耦接到所述第一晶体管的所述栅极节点。
[0017]可选的，其中所述第一晶体管、所述第二晶体管、所述第一电阻器和所述第二电阻器，被在单个晶片上采用绝缘体上硅技术制造而成。
[0018]可观察到，当用作RF开关时，这种构造会使第一晶体管的性能特性得到若干改进，并改进具有该RF开关的射频系统的性能。
附图说明
[0019]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1是具有体节点的晶体管的图示。
[0021]图2是示出一实施方案中晶体管体节点的偏置方式的电路图。
[0022]图3A至图3H是表示根据本公开的各方面的具有和不具有体偏置的RF开关的若干性能参数的比较的曲线图。
[0023]图4是本公开的实施方案中的开关堆栈的电路图。
[0024]图5是本公开的实施方案中的SPDT开关的电路图。
[0025]图6是示出本公开的实施方案中的示例性设备/系统的实施细节的框图。
[0026]在附图中，相似的参考标号通常表示相同、功能相似和/或结构相似的元件。元件首次出现的附图由对应参考标号中最左边的数字表示。
具体实施方式
[0027]1. 概述根据本公开的一个方面提供的一种半导体电路包含部件，该部件具有耦接在第一晶体管的体节点和栅极节点之间的量值可变的阻抗，其中该阻抗的量值由第一晶体管的漏极节点和源极节点之间的电压确定。
[0028]在一个实施方案中，该部件包括第二晶体管、在第一晶体管的漏极节点和源极节点两端串联连接的第一电阻器和第二电阻器，其中第一电阻器和第二电阻器在第一接点处连接。第二晶体管的栅极节点耦接到第一接点，第二晶体管的源极节点耦接到体节点，第二晶体管的漏极节点耦接到第一晶体管的栅极节点。
[0029]可观察到，当用作RF开关时，这种构造会使第一晶体管的性能特性得到若干改进。
[0030]下面参考示例描述本公开的若干方面以供说明。然而，相关领域的技术人员将认识到，可以在没有一个或多个具体细节的情况下或者使用其他方法、部件、材料等来实践本公开。在其他情况下，未详细示出众所周知的结构、材料或操作，以避免模糊本公开的特征。此外，所描述的特征/方面可以各种组合来实践，但为了简明起见，本文中仅描述了其中一些组合。
[0031]2 具有体节点的晶体管图1是具有体节点的晶体管的图示。晶体管100被示出为具有源极节点110、漏极节点120、栅极节点130和体节点160，它们如以上
技术介绍
部分中简要提到的那样工作。同样如
技术介绍
部分所提到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体电路，包括：第一晶体管，所述第一晶体管具有源极节点、漏极节点、栅极节点和体节点，其特征在于，还包括：部件，所述部件具有耦接在所述体节点和所述栅极节点之间的量值可变的阻抗，其中所述阻抗的量值由所述漏极节点和所述源极节点之间的电压确定。2.根据权利要求1所述的半导体电路，其特征在于，其中所述部件包括第二晶体管。3.根据权利要求2所述的半导体电路，其特征在于，所述部件还包括：第一电阻器和第二电阻器，所述第一电阻器和所述第二电阻器在所述第一晶体管的所述漏极节点和所述源极节点两端串联连接，其中所述第一电阻器和所述第二电阻器在第一接点处连接，其中所述第二晶体管的栅极节点耦接到所述第一接点，所述第二晶体管的源极节点耦接到所述体节点，所述第二晶体管的漏极节点耦接到所述第一晶体管的所述栅极节点。4.根据权利要求3所述的半导体电路，其特征在于，其中所述第一晶体管、所述第二晶体管、所述第一电阻器和所述第二电阻器在单个晶片上采用绝缘体上硅技术制造而成。5.根据权利要求1所述的半导体电路，其特征在于，其中所述第一晶体管和所述部件一起作为射频开关工作。6.一种射频系统，包括：发射器，所述发射器用于生成射频信号；接收器，所述接收器用于处理另一射频信号；天线，所述天线用于在无线介质上发射从所述发射器接收的所述射频信号，以及，所述天线还用于在所述无线介质上接收所述另一射频信号并且将所述另一射频信号转...

【专利技术属性】
技术研发人员：塞巴斯蒂安，
申请(专利权)人：英国思百锐半导体有限公司，
类型：发明
国别省市：