存储器的驱动电路、驱动方法、存储器及存储系统技术方案

本公开实施例提供一种存储器的驱动电路，包括：第一电流镜单元、至少两个第一开关、电压源、第二电流镜单元、第二开关及充电单元，第一电流镜单元在第一开关导通期间，基于电压源传输的参考电流产生输出电流至第二电流镜单元；第二电流镜单元包括：第一半导体电路和第二半导体电路；充电单元一端分别耦接第二开关和第二半导体电路的第一端，另一端耦接第二半导体电路的第三端，在第二开关导通期间，根据输出电流进行充电，以使第二半导体电路的第一端电压与第一半导体电路的第一端电压相等；充电单元在第二开关关断期间进行放电以维持第二半导体电路的第一端电压不变；第二半导体电路在第一开关和第二开关关断期间，输出驱动电流至存储单元。存储单元。存储单元。

【技术实现步骤摘要】
存储器的驱动电路、驱动方法、存储器及存储系统


[0001]本公开涉及半导体
，特别涉及一种存储器的驱动电路、驱动方法、存储器及存储系统。

技术介绍

[0002]对于电流型驱动的存储阵列，在实现读取、编程或擦除操作时需要由驱动电流产生电路产生驱动电流并传输至存储单元，该驱动电流产生电路在使用过程中存在功耗大的问题。

技术实现思路

[0003]根据本公开实施例的第一方面，提供一种存储器的驱动电路，包括：第一电流镜单元、至少两个第一开关、电压源、第二电流镜单元、第二开关以及充电单元；其中，
[0004]所述第一电流镜单元，输入端通过第一个所述第一开关耦接所述电压源，输出端通过第二个所述第一开关耦接所述第二电流镜单元的输入端，所述第二电流镜单元的输出端用于耦接存储单元；
[0005]所述第一电流镜单元，被配置为在第一个所述第一开关和第二个所述第一开关导通期间，基于所述电压源传输的参考电流产生输出电流并传输至所述第二电流镜单元；
[0006]所述第二电流镜单元包括：第一半导体电路和第二半导体电路；其中，所述第一半导体电路的第一端耦接所述第二开关的第一节点，所述第二半导体电路的第一端耦接所述第二开关的第二节点，所述第一半导体电路的第二端耦接第二个所述第一开关，所述第二半导体电路的第二端耦接所述存储单元，所述第一半导体电路的第三端和所述第二半导体电路的第三端耦接；
[0007]所述充电单元，一端分别耦接所述第二开关和所述第二半导体电路的第一端，另一端耦接所述第二半导体电路的第三端，被配置为在所述第二开关导通期间，根据所述输出电流进行充电，以使所述第二半导体电路的第一端电压与所述第一半导体电路的第一端电压相等；
[0008]所述充电单元，还被配置为在所述第二开关关断期间进行放电，以维持所述第二半导体电路的第一端电压不变；
[0009]所述第二半导体电路，被配置为在第一个所述第一开关、第二个所述第一开关和所述第二开关关断期间，输出驱动电流；其中，所述驱动电流传输至所述存储单元。
[0010]在一些实施例中，所述存储器的驱动电路，还包括第一使能信号线、第二使能信号线和驱动控制单元；
[0011]所述第一使能信号线，被配置为传输第一使能信号；
[0012]所述第二使能信号线，被配置为传输第二使能信号；
[0013]所述第一开关，耦接所述第一使能信号线，被配置为在所述第一使能信号为高电平时导通，低电平时关断；
[0014]所述第二开关，耦接所述第二使能信号线，被配置为在所述第二使能信号为高电平时导通，低电平时关断；
[0015]所述驱动控制单元，分别与所述第一使能信号线和所述第二使能信号线耦接，被配置为根据读取操作指令、编程操作指令或擦除操作指令控制所述第一使能信号线传输第一使能信号，且控制所述第二使能信号线传输第二使能信号。
[0016]在一些实施例中，所述第一电流镜单元包括：第一电流镜和第二电流镜；其中，
[0017]所述第一电流镜和所述第二电流镜的结构相同；
[0018]所述第一电流镜的输入端通过第一个所述第一开关与所述电压源耦接，所述第一电流镜的输出端与所述第二电流镜的输入端耦接，所述第二电流镜的输出端通过第二个所述第一开关耦接所述第二电流镜单元的输入端。
[0019]在一些实施例中，所述存储器的驱动电路还包括：第三个所述第一开关，所述第一电流镜包括第一晶体管和第二晶体管，所述第二电流镜包括第三晶体管和第四晶体管；其中，
[0020]所述第一晶体管的栅极与所述第二晶体管的栅极耦接，所述第一晶体管的源极与所述第二晶体管的源极耦接，所述第一晶体管的栅极还与所述第一晶体管的漏极耦接，所述第一晶体管的漏极通过第一个所述第一开关与所述电压源耦接，所述第二晶体管的漏极通过第三个所述第一开关与所述第三晶体管的漏极耦接；
[0021]所述第三晶体管的栅极与所述第四晶体管的栅极耦接，所述第三晶体管的源极与所述第四晶体管的源极耦接，所述第三晶体管的栅极还与所述第三晶体管的漏极耦接，所述第四晶体管的漏极与第二个所述第一开关耦接；
[0022]所述第一晶体管和所述第二晶体管包括P型晶体管，所述第三晶体管和所述第四晶体管包括N型晶体管。
[0023]在一些实施例中，第一半导体电路包括第五晶体管，所述第二半导体电路包括第六晶体管；其中，
[0024]所述第五晶体管的栅极与所述第二开关耦接，所述第五晶体管的漏极与第二个所述第一开关耦接，所述第五晶体管的栅极还与所述第五晶体管的漏极耦接；
[0025]所述第六晶体管的栅极与所述第二开关耦接，所述第六晶体管的漏极用于耦接所述存储单元；
[0026]所述第五晶体管的源极和所述第六晶体管的源极耦接；
[0027]所述第五晶体管和所述第六晶体管包括P型晶体管。
[0028]在一些实施例中，所述存储器的驱动电路还包括：电压跟随器和第四个所述第一开关；其中，
[0029]所述电压跟随器的第一输入端与所述第一半导体电路的第一端耦接，所述电压跟随器的第二输入端与所述电压跟随器的输出端耦接，所述电压跟随器的输出端还与所述第二开关耦接，所述电压跟随器的第一电压端通过第四个所述第一开关与正压端耦接，所述正压端的电压大于0，所述电压跟随器的第二电压端与负压端耦接，所述负压端的电压小于0；
[0030]所述电压跟随器，被配置为在第一个所述第一开关、第二个所述第一开关、第四个所述第一开关和所述第二开关导通期间，将所述输出电流传输至所述充电单元，以对所述
充电单元进行充电。
[0031]在一些实施例中，所述充电单元包括：电容；其中，
[0032]所述电容的第一极板分别耦接所述第二开关和所述第二半导体电路的第一端，所述电容的第二极板与所述第一半导体电路的第三端和所述第二半导体电路的第三端耦接。
[0033]根据本公开实施例的第二方面，提供一种存储器，包括：
[0034]根据上述实施例所述的存储器的驱动电路；以及
[0035]多个存储单元，耦接至所述存储器的驱动电路，被配置为根据所述存储器的驱动电路输出的驱动电流实现读取、编程或擦除操作。
[0036]根据本公开实施例的第三方面，提供一种存储系统，包括：
[0037]根据上述实施例所述的存储器；以及
[0038]存储器控制器，耦接至所述存储器，被配置为控制所述存储器。
[0039]根据本公开实施例的第四方面，提供一种存储器的驱动方法，所述方法用于驱动如上述实施例所述的存储器，所述驱动方法包括：
[0040]控制第一个第一开关和第二个第一开关导通；其中，电压源通过第一个所述第一开关依次耦接第一电流镜单元、第二个所述第一开关和第二电流镜单元；
[0041]在第一个所述第一开关和第二个所述第一开关导通期间，第一电流镜单元基于电压源传输的参考电流产生输出电流并传输至所述第二电流镜单元；
[0042]控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的驱动电路，其特征在于，包括：第一电流镜单元、至少两个第一开关、电压源、第二电流镜单元、第二开关以及充电单元；其中，所述第一电流镜单元，输入端通过第一个所述第一开关耦接所述电压源，输出端通过第二个所述第一开关耦接所述第二电流镜单元的输入端，所述第二电流镜单元的输出端用于耦接存储单元；所述第一电流镜单元，被配置为在第一个所述第一开关和第二个所述第一开关导通期间，基于所述电压源传输的参考电流产生输出电流并传输至所述第二电流镜单元；所述第二电流镜单元包括：第一半导体电路和第二半导体电路；其中，所述第一半导体电路的第一端耦接所述第二开关的第一节点，所述第二半导体电路的第一端耦接所述第二开关的第二节点，所述第一半导体电路的第二端耦接第二个所述第一开关，所述第二半导体电路的第二端耦接所述存储单元，所述第一半导体电路的第三端和所述第二半导体电路的第三端耦接；所述充电单元，一端分别耦接所述第二开关和所述第二半导体电路的第一端，另一端耦接所述第二半导体电路的第三端，被配置为在所述第二开关导通期间，根据所述输出电流进行充电，以使所述第二半导体电路的第一端电压与所述第一半导体电路的第一端电压相等；所述充电单元，还被配置为在所述第二开关关断期间进行放电，以维持所述第二半导体电路的第一端电压不变；所述第二半导体电路，被配置为在第一个所述第一开关、第二个所述第一开关和所述第二开关关断期间，输出驱动电流；其中，所述驱动电流传输至所述存储单元。2.根据权利要求1所述的存储器的驱动电路，其特征在于，所述存储器的驱动电路，还包括第一使能信号线、第二使能信号线和驱动控制单元；所述第一使能信号线，被配置为传输第一使能信号；所述第二使能信号线，被配置为传输第二使能信号；所述第一开关，耦接所述第一使能信号线，被配置为在所述第一使能信号为高电平时导通，低电平时关断；所述第二开关，耦接所述第二使能信号线，被配置为在所述第二使能信号为高电平时导通，低电平时关断；所述驱动控制单元，分别与所述第一使能信号线和所述第二使能信号线耦接，被配置为根据读取操作指令、编程操作指令或擦除操作指令控制所述第一使能信号线传输第一使能信号，且控制所述第二使能信号线传输第二使能信号。3.根据权利要求1所述的存储器的驱动电路，其特征在于，所述第一电流镜单元包括：第一电流镜和第二电流镜；其中，所述第一电流镜和所述第二电流镜的结构相同；所述第一电流镜的输入端通过第一个所述第一开关与所述电压源耦接，所述第一电流镜的输出端与所述第二电流镜的输入端耦接，所述第二电流镜的输出端通过第二个所述第一开关耦接所述第二电流镜单元的输入端。4.根据权利要求3所述的存储器的驱动电路，其特征在于，所述存储器的驱动电路还包括：第三个所述第一开关，所述第一电流镜包括第一晶体管和第二晶体管，所述第二电流镜
包括第三晶体管和第四晶体管；其中，所述第一晶体管的栅极与所述第二晶体管的栅极耦接，所述第一晶体管的源极与所述第二晶体管的源极耦接，所述第一晶体管的栅极还与所述第一晶体管的漏极耦接，所述第一晶体管的漏极通过第一个所述第一开关与所述电压源耦接，所述第二晶体管的漏极通过第三个所述第一开关与所述第三晶体管的漏极耦接；所述第三晶体管的栅极与所述第四晶体管的栅极耦接，所述第三晶体管的源极与所述第四晶体管的源极耦接，所述第三晶体管的栅极还与所述第三晶体管的漏极耦接，所述第四晶体管的漏极与第二个所述第一开关耦接；所述第一晶体管和所述第二晶体管包括P型晶...

【专利技术属性】
技术研发人员：王翠平，张翀，王永刚，
申请(专利权)人：长江先进存储产业创新中心有限责任公司，
类型：发明
国别省市：