光刻工艺方法及极紫外线光刻工艺方法技术

一种光刻工艺方法，包括：形成一抗蚀剂层于一基板上；执行一第一曝光工艺以将一第一光罩的一第一子区域的一第一图案成像至一次场中的一抗蚀剂层；执行一第二曝光工艺以将第一光罩的一第二子区域的一第二图案成像至次场中的上述抗蚀剂层；以及执行一第三曝光工艺以将一第二光罩的第一子区域的一第三图案成像至次场中的抗蚀剂层。其中，第二图案以及第三图案与第一图案相同；以及第一曝光工艺、第二曝光工艺以及第三曝光工艺共同于次场中的抗蚀剂层上形成第一图案的一潜像。蚀剂层上形成第一图案的一潜像。蚀剂层上形成第一图案的一潜像。

【技术实现步骤摘要】
光刻工艺方法及极紫外线光刻工艺方法


[0001]本专利技术实施例涉及一种减少光罩(掩模)缺陷影响的光刻工艺方法。

技术介绍

[0002]半导体装置工业经历了快速成长。集成电路材料以及设计的技术进步产生了数代的集成电路，其中每一代都具有比前一代更小以及更复杂的电路。在集成电路发展的进程中，随着几何尺寸(亦即，利用一工艺可形成的最小构件(或线))的减少，功能密度(定义为每芯片面积的互连元件的数量)大体上已获得增加。尺寸缩减过程通常可带来益处，例如增加制造的效率以及降低相关成本，但也会增加半导体装置的设计以及制造的复杂度。然而，这样的缩减也增加了集成电路(IC)的加工以及制造的复杂性，为了实现这些进展，需要在IC加工以及制造方面取得类似的发展。举例来说，高分辨率的光刻工艺(例如极紫外线(EUV)光刻工艺是为了满足32纳米技术节点以及以下接近临界尺寸公差的尺寸限制而实施的。EUV光刻使用一反射光罩(亦称为中间光罩(reticle))，以将集成电路装置的一个层的图案转移到晶圆上。一个反射光罩通常包括位于一基板上的一反射多重膜层涂层(多层镜像堆叠)。在基板上的任何缺陷(包括微小的缺陷)都会造成反射多重膜层涂层的材料层中的扰动(或变形)，而这些变形将影响反射光罩的图案的转印。这种缺陷往往难以检测，而即使检测到了也很难修复。因此，尽管现有的EUV光罩以及制造EUV光罩的方法已普遍适用于它们的预期用途，但它们在各方面仍不尽理想。

技术实现思路

[0003]本专利技术一实施例提供一种光刻工艺方法，包括：形成一抗蚀剂层于一基板上；执行一第一曝光工艺以将一第一光罩的一第一子区域的一第一图案成像至一次场中的一抗蚀剂层；执行一第二曝光工艺以将第一光罩的一第二子区域的一第二图案成像至次场中的上述抗蚀剂层；以及执行一第三曝光工艺以将一第二光罩的第一子区域的一第三图案成像至次场中的抗蚀剂层。其中，第二图案以及第三图案与第一图案相同；以及第一曝光工艺、第二曝光工艺以及第三曝光工艺共同于次场中的抗蚀剂层上形成第一图案的一潜像(latent image)。
附图说明
[0004]本专利技术可通过阅读以下的详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征并未依照比例绘制，并且仅用于说明的目的。事实上，为了清楚论述，各种特征的尺寸可以任意地增加或减少。
[0005]图1为根据本专利技术一些实施例所述的一光罩的侧面剖视图。
[0006]图2为根据本专利技术一些实施例所述的用于形成一图案化抗蚀剂层的方法的流程图。
[0007]图3A、图3B、图3C、图3D、图3E为根据本专利技术一些实施例所述的图2的方法的各个阶
段期间的一抗蚀剂层的示意性剖视图。
[0008]图4A、图4B、图4C、图4D、图4E为根据本专利技术一些实施例所述的使用图2的方法的不同光罩图案来图案化一抗蚀剂层(例如图3A
‑
图3E中的抗蚀剂层)的顶部示意图。
[0009]图5为根据本专利技术一些实施例所述的用于混合光刻曝光工艺的方法的流程图。
[0010]图6A为根据本专利技术一些实施例所述的光罩的俯视图。
[0011]图6B为根据本专利技术一些实施例所述的光罩的俯视图。
[0012]图7为根据本专利技术一些实施例所述的通过混合光刻曝光工艺形成一图案化抗蚀剂层的方法的流程图。
[0013]图8为根据本专利技术一些实施例所述的用于图7中通过混合光刻曝光工艺所形成的一图案化抗蚀剂层的一操作的流程图。
[0014]图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H、图9I、图9J、图9K、图9L、图9M、图9N、图9O、图9P为根据本专利技术一些实施例所述的通过混合光刻曝光工艺图案化一抗蚀剂层的顶部示意图。
[0015]图10为根据本专利技术一些实施例所述的图8中通过混合光刻曝光工艺形成一图案化抗蚀剂层的第一组曝光工艺的流程图。
[0016]图11
‑
1、图11
‑
2、图11
‑
3、图11
‑
4、图11
‑
5、图11
‑
6、图11
‑
7、图11
‑
8、图11
‑
9、图11
‑
10、图11
‑
11、图11
‑
12、图11
‑
13、图11
‑
14、图11
‑
15、图11
‑
16、图11
‑
17、图11
‑
18、图11
‑
19、图11
‑
20、图11
‑
21、图11
‑
22、图11
‑
23、图11
‑
24、图11
‑
25、图11
‑
26、图11
‑
27、图11
‑
28、图11
‑
29、图11
‑
30、图11
‑
31、图11
‑
32、图11
‑
33、图11
‑
34以及图11
‑
35为根据本专利技术一些实施例所述的通过混合光刻曝光工艺图案化一抗蚀剂层的顶部示意图。
[0017]附图标记说明：
[0018]100、600、1100～光罩
[0019]1110、920～次场的顶点
[0020]112～基板表面
[0021]114～基板表面
[0022]120～反射多重膜层涂层
[0023]1221～122N～材料层
[0024]130～缺陷
[0025]200、500、700～方法
[0026]210～230、510～540、705～720、810～830～操作
[0027]310～基板
[0028]320～抗蚀剂层
[0029]320A～图案化抗蚀剂层
[0030]330～第一曝光工艺
[0031]332～潜像
[0032]340～第二曝光工艺
[0033]350～第三曝光工艺
[0034]362～开口
[0035]370～次场
[0036]610～光罩框架区域
[0037]910～场
具体实施方式
[0038]以下是提供了许多不同的实施例、或示例，用于实现本专利技术的不同特征。以下公开各种元件以及配置的具体实施例或示例以简化描述本专利技术。当然这些仅为示例但不以此为限。举例来说，说明书中第一特征位于第二特征上方的结构可包括以第一特征与第二特征直接接触的形式，以及可包括以于第一特征与第二特征之间插入额外的特征的形式，使得第一特征以及第二特征并未直接接触。此外，本专利技术于各种示例中将重复标号和/或字母。上述的重复用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种极紫外线光刻工艺方法，包括：接收一集成电路设计布局；根据上述集成电路设计布局，决定多个候选子区域；根据一制造成本函数以及上述候选子区域，决定一子区域参数N
x
、一子区域参数N
y
以及一光罩参数M；根据上述集成电路设计布局，制造一第一数量的相同的多个光罩；其中上述第一数量等于上述光罩参数M，上述光罩的每一者包括于一阵列中配置上述子区域参数N
x
*上述子区域参数N
y
个多个子区域，并且上述光罩的每一者上的上述子区域的每一者定义相同的一图案；于一基板上形成一抗蚀剂层；决定上述抗蚀剂层的一最佳曝光剂量E
op
；以及利用上述光罩对上述抗蚀剂层中相同的一区域执行一第二数量的多个曝光工艺。2.如权利要求1所述的极紫外线光刻工艺方法，其中上述制造成本函数被定义为一光罩制造成本以及一光刻曝光成本的函数。3.如权利要求2所述的极紫外线光刻工艺方法，其中上述光罩制造成本还包括一光罩制作成本、一空白光罩成本以及一光罩修复成本。4.如权利要求2所述的极紫外线光刻工艺方法，其中上述光刻曝光成本为一步进时间成本以及一扫描时间成本的函数。5.如权利要求1所述的极紫外线光刻工艺方法，其中：上述第二数量等于M*N
x
'*N
y
'；上述曝光工艺的每一者仅使用上述光罩的其中一者；上述曝光工艺包括与上述第一数量的上述光罩匹配成对的M个群，从而利用一匹配成对的光罩来实施每一个群的上述曝光工艺；每一个群的上述曝光工艺还包括使用上述匹配成对的光罩的一相应子区域的N
x
'*N
y
'个曝光工艺，上述N
x
'*N
y
'个曝光工艺至少包括一第一曝光工艺、一第二曝光工艺以及一第三曝光工艺，其中：上述第一曝光工艺包括将上述匹配成对的光罩步进一第一距离以将上述匹配成对的光罩的一第一子区域的一第一图案定位至上述抗蚀剂层的一次场中并进行曝光，以将...

【专利技术属性】
技术研发人员：游信胜，余青芳，王文娟，许庭豪，秦圣基，严涛南，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：