一种全数字经络脉冲电疗装置制造方法及图纸

一种全数字经络脉冲电疗装置，包括可编程逻辑门列阵单元和外部元件，可编程逻辑门列阵单元包括Avalon数据总线，Avalon数据总线上连接有EPCS控制器、NiosII处理器、SD卡控制器、JTAG控制器、UART控制器、SDRAM控制、LCD控制器、PIO控制器、经络脉冲发生器；外部元件包括，与EPCS控制器连接的EPCS4存储器，与JTAG控制器连接的仿真器；与UART控制器连接的串口，与SDRAM控制器连接的SDRAM存储器，与LCD控制器连接的LCD显示器，与PIO控制器连接的矩阵键盘，与经络脉冲发生器连接的数模转换模块，以及与数模转换模块连接的压控恒流源电路。该经络脉冲电疗装置具有电路简单，成本低廉，抗干扰能力强、控制精度高和系统易于升级等优点。控制精度高和系统易于升级等优点。控制精度高和系统易于升级等优点。

【技术实现步骤摘要】
一种全数字经络脉冲电疗装置


[0001]本专利技术涉及治疗仪，尤其是涉及一种全数字经络脉冲电疗装置。

技术介绍

[0002]随着社会竞争加烈，工作压力大，现在很多人患有腰痛、颈椎痛、肩痛、背痛、胃肠消化功能异常、失眠、神经痛、神经衰弱等职业病，这些疾病严重影响了人们的工作和生活。中医学理论与实践表明，电脉冲对人体经络的刺激，可以改变人体组织细胞及体液内的各种离子的比例和含量，能调节人体内的物质代谢和提高免疫力，并且无毒副作用，因此，利用经络脉冲电疗仪治疗疾病，被人们接受，现逐渐成为疾病治疗与身体保健的重要手段，然而目前的络脉冲电疗仪功能单一、集成度低、体积较大和价格昂贵。因此研制多功能、小型化、家庭型、便携式、无毒副作用的脉冲治疗仪具有重要的现实意义。
[0003]针对以上情况，本文利用可编程逻辑门列阵(FPGA)技术和直接数字频率合成技术(DDS)技术构造一套全数字经络脉冲电疗装置。本装置能用户需要随机产生1～ 100Hz、1k～100kHz和100kHz以上的正弦波,三角波和阶梯波等治疗波形，提高了治疗仪的治疗效果。本装置具有，成本低廉，体积小抗干扰能力强和易于升级等优点，有较大的实用价值。

技术实现思路

[0004]为了解决现有技术中存在的问题，本专利技术由此提供了一种全数字经络脉冲电疗装置，包括可编程逻辑门列阵单元和外部元件，所述可编程逻辑门列阵单元包括Avalon 数据总线，所述Avalon数据总线上连接有EPCS控制器、NiosII处理器、JTAG控制器、UART控制器、SDRAM控制、LCD控制器、PIO控制器、经络脉冲发生器；所述外部元件包括，与所述EPCS控制器连接的EPCS4存储器，与所述JTAG控制器连接的仿真器；与所述UART控制器连接的串口，与所述SDRAM控制器连接的SDRAM存储器，与所述LCD控制器连接的LCD显示器，与所述PIO控制器连接的矩阵键盘，与所述经络脉冲发生器连接的数模转换模块，以及与所述数模转换模块连接的压控恒流源电路。
[0005]进一步的，所述经络脉冲发生器包括Avalon接口单元、寄存器文件单元和信号发生单元；所述Avalon接口单元包括Avalon地址译码器和Avalon
‑
MM主从接口及其接口信号线，所述Avalon地址译码器用于对输入的地址进行译码，选择与此地址码相对应的所述寄存器文件单元中的寄存器，以实现能够对相应寄存器进行读写；所述 Avalon
‑
MM主从接口用于连接所述NiosII处理器与所述经络脉冲发生器；所述寄存器文件单元包括控制寄存器、状态寄存器、频率控制寄存器、波形选择寄存器；所述信号发生单元，包括DDS信号发器。
[0006]进一步的，所述Avalon接口单元一端通过Avalon接口信号线与所述Avalon数据总线相连，另一端通过内部数据线与所述寄存器文件单元相连；所述Avalon接口信号线的信号至少包括时钟信号、片选信号、地址信号、复位信号、读控制信号、写控制信号、写数据线信号、读数据线信号。
[0007]进一步的，所述调相DDS发生器包括相位累加器、地址变换器、治疗波形存储器，所
述相位累加器用于对输入的32位频率控制字K进行累加，把累加结果保存在寄存器中，并把累加结果的高12位作为所述治疗波形储存器地址信号。
[0008]进一步的，所述数模转换模块与压控恒流源电路相连，所述数模转换模块把信号发生器单元所产生的数字脉冲信号转换成模拟电压信号；所述的压控恒流源电路把输入的电压转换成恒定输出电流。
[0009]本调制系统具有电路简单，成本低廉，抗干扰能力强、控制精度高和系统易于升级等优点，具有较好的实用价值。
附图说明
[0010]当结合附图考虑时，参考下面的描述能够很好的理解本专利技术的结构、原理、工作特点和优点，但此处说明的附图用来对本专利技术的进一步解释，所附示意图只是为了更好的对本专利技术进行说明，并不对本专利技术构成不当限定，其中：
[0011]图1为本专利技术的经络脉冲电治疗装置的组成示意图；
[0012]图2为本专利技术的DDS治疗波形发生器的组成示意图；
[0013]图3是本专利技术的经络脉冲电治疗装置的DDS信号发生器结构的示意图；
[0014]图4是本专利技术的经络脉冲电治疗装置的数模转换电路示意图；
[0015]图5是本专利技术的经络脉冲电治疗装置的压控恒流源示意图；
[0016]图6是本专利技术的经络脉冲电治疗装置的NiosII主程序的算法流程图。
具体实施方式
[0017]下面结合实例和附图对本专利技术作进一步的描述，应当指出的是，以下实施例仅仅为示意性的，其并非意图限制本专利技术。
[0018]参见图1，其示出了本专利技术的经络脉冲电治疗装置的结构示意图。在可编程逻辑门列阵(FPGA)内部由主要EPCS控制器、NiosII处理器、JTAG控制器、UART控制器、SDRAM控制、LCD控制器、PIO控制器、经络脉冲发生器发生器和Avalon数据总线；编程逻辑门列阵(FPGA)的外部元件，主要由EPSC4存储器、SDRAM存储器、LCD 显示器、矩阵键盘、数模转换模块和压控恒流源电路组成。Avalon数据总线分别与 EPCS控制器、NiosII处理器、JTAG控制器、UART控制器、SDRAM控制、LCD控制器、 PIO控制器、经络脉冲发生器发生器连接；EPSC4存储器与外接的EPCS控制器相连， EPSC4存储器用于存储可编程逻辑门列阵(FPGA)配制程序和应用程序；仿真器与JTAG 控制器相连，通过仿真器下载和调试程序；SDRAM存储器与SDRAM控制相连，SDRAM 存储器用于存储系统运行时的系统程序和系统运行时所产生的临时数据；LCD显示器与LCD控制器相连，LCD显示器用于显示系统的状态、输出波形和治疗时间；矩阵键盘与PIO控制器相连，矩阵键盘用于设置系统的运行参数；数模转换模块与经络脉冲发生器发生器相连，数模转换模块把经络脉冲发生器发生器所产生的数字信号转换成模拟信号；压控恒流源电路与数模转换模块相连，压控恒流源电路对模拟信号进行转换。
[0019]如图2和图3所示，采用自顶向下的模块化构造思路，把所述经络脉冲发生器设计成具有标准化Avalon总线功能模块，以供设计者重复调用。根据Avalon总线规范，把经络脉冲发生器构造成Avalon接口单元、寄存器文件单元和信号发生单元3大模块。在Avalon接口单元中，定义了Avalon地址译码器和Avalon
‑
MM主从接口及接口信号线，Avalon地址译码器
对输入的地址进行译码，选择与此地址码相对应的寄存器文件单元中的寄存器，以便对该寄存器进行读/写操作；Avalon
‑
MM主从接口是连接NiosII处理器Nios软核CPU与经络脉冲发生器桥梁，保证Nios与经络脉冲发生器之间能进行数据交换。在寄存器文件单元中定义一定数目寄存器，这些寄存器包括控制寄存器、状态寄存器、频率控制寄存器、波形选择寄存器；信号发生单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全数字经络脉冲电疗装置，其特征在于，包括可编程逻辑门列阵单元和外部元件，所述可编程逻辑门列阵单元包括Avalon数据总线，所述Avalon数据总线上连接有EPCS控制器、NiosII处理器、JTAG控制器、UART控制器、SDRAM控制、LCD控制器、PIO控制器、经络脉冲发生器；所述外部元件包括，与所述EPCS控制器连接的EPCS4存储器，与所述JTAG控制器连接的仿真器；与所述UART控制器连接的串口，与所述SDRAM控制器连接的SDRAM存储器，与所述LCD控制器连接的LCD显示器，与所述PIO控制器连接的矩阵键盘，与所经络脉冲发生器连接的数模转换模块，以及与所述数模转换模块连接的压控恒流源电路。2.根据权利要求1所述的一种全数字经络脉冲电疗装置，其特征在于，所述经络脉冲发生器包括Avalon接口单元、寄存器文件单元和信号发生器单元；所述Avalon接口单元包括Avalon地址译码器和Avalon
‑
MM主从接口及其接口信号线，所述Avalon地址译码器用于对输入的地址进行译码，选择与此地址码相对应的所述寄存器文件单元中的寄存器，以实现能够对相应寄存器进行读写；所述Avalon
‑

【专利技术属性】
技术研发人员：邬凤鸣，韦辽，吴凡，
申请(专利权)人：柳州康云互联科技有限公司，
类型：发明
国别省市：