电源钳位制造技术

本申请公开了电源钳位。一种ESD电源钳位器件包括：ESD检测电路；控制电路，与ESD检测电路耦合；场效应晶体管(FET)，与控制电路耦合；以及阻抗元件，与FET耦合。该FET包括：漏极端子，与第一电源节点耦合；栅极端子，与控制电路耦合；源极端子，经由阻抗元件与第二电源节点耦合；以及主体端子，与第二电源节点耦合。与第二电源节点耦合。与第二电源节点耦合。

【技术实现步骤摘要】
电源钳位


[0001]本公开总体涉及电源钳位。

技术介绍

[0002]使用大场效应晶体管(bigFET)的静电放电(ESD)电源钳位器件已表现出优异的ESD保护性能。然而，bigFET中的电流泄漏限制了其保护性能。随着集成电路制造工艺的缩小，这种限制对集成电路的性能将变得更加重要。

技术实现思路

[0003]根据本公开的第一方面，提供了一种静电放电(ESD)电源钳位器件，包括：ESD检测电路；控制电路，与所述ESD检测电路耦合；场效应晶体管(FET)，与所述控制电路耦合；以及阻抗元件，与所述FET耦合，其中，所述FET包括：漏极端子，与第一电源节点耦合；栅极端子，与所述控制电路的输出端耦合；源极端子，经由所述阻抗元件与第二电源节点耦合；以及主体端子，与所述第二电源节点耦合。
[0004]根据本公开的第二方面，提供了一种静电放电(ESD)保护电路，包括：第一保护电路，包括ESD电源钳位器件；以及第二保护电路，包括阻抗元件，该阻抗元件与所述第一保护电路的ESD电源钳位器件耦合，其中，所述第一保护电路的ESD电源钳位器件包括：ESD检测电路；控制电路，与所述ESD检测电路耦合；以及场效应晶体管(FET)，耦合在第一电源节点和第二电源节点之间，其中，所述FET包括：漏极端子，与所述第一电源节点耦合；栅极端子，与所述控制电路的输出端耦合；源极端子，经由所述第二保护电路的阻抗元件与所述第二电源节点耦合；以及主体端子，与所述第二电源节点耦合。
[0005]根据本公开的第三方面，提供了一种用于操作ESD保护电路的方法，所述ESD保护电路包括ESD检测电路、控制电路、场效应晶体管(FET)，所述方法包括：向所述ESD保护电路的ESD检测电路的第一节点提供第一电源电压，并向所述ESD检测电路的第二节点提供第二电源电压；将电压从所述ESD检测电路输出到所述ESD保护电路的控制电路的输入节点；导通或关断所述ESD保护电路的FET；以及向所述FET的主体端子以及耦合到所述FET的阻抗元件的端子提供所述第二电源电压。
附图说明
[0006]在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。应注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0007]图1是示出根据本公开的一些实施例的包括示例性ESD电源钳位器件的集成电路的示意图。
[0008]图2是示出根据本公开的一些实施例的非零源极
‑
主体电压下的ESD电源钳位器件的FET的截面图的示意图。
[0009]图3是示出根据本公开的一些实施例的包括二极管作为阻抗元件的示例性ESD电源钳位器件的示意图。
[0010]图4是示出根据本公开的一些实施例的包括电阻器和二极管的组合作为阻抗元件的示例性ESD电源钳位器件的示意图。
[0011]图5是示出根据本公开的一些实施例的包括电感器和二极管的组合作为阻抗元件的示例性ESD电源钳位器件的示意图。
[0012]图6是示出根据本公开的一些实施例的包括电阻器作为阻抗元件的示例性ESD电源钳位器件的示意图。
[0013]图7是示出了根据本公开的一些实施例的用于操作ESD电源钳位器件的方法的流程图。
[0014]图8是示出根据本公开的一些实施例的示例性ESD保护电路的示意图，该示例性ESD保护电路包括具有ESD电源钳位器件的第一电路和具有二极管的第二电路。
[0015]图9是示出包括分压器的ESD保护电路、包括第一电源钳位器件的第一电路和包括第二电源钳位器件的第二电路的示意图。
[0016]图10是示出根据本公开的一些实施例的用于操作ESD保护电路的方法的流程图，该ESD保护电路包括具有ESD电源钳位器件的第一电路和具有二极管的第二电路。
[0017]图11是示出了根据本公开的一些实施例的用于操作ESD保护电路的方法的流程图。
具体实施方式
[0018]以下公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0019]本说明书中使用的术语通常具有它们在本领域中和使用每个术语的具体上下文中的普通含义。本说明书中对示例的使用，包括本文讨论的任何术语的示例，仅是说明性的，并且决不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。
[0020]尽管术语“第一”、“第二”等在本文中可用于描述各种元素，但这些元素不应受这些术语的限制。这些术语用于区分一个元素与另一个元素。例如，在不脱离实施例的范围的情况下，第一元素可被称为第二元素，并且类似地，第二元素可被称为第一元素。如本文所用，术语“和/或”包括一个或多个相关所列项目中的任一个和所有组合。
[0021]在本文件中，术语“耦合”也可称为“电耦合”，并且术语“连接”可称为“电连接”。“耦合”和“连接”还可用于表示两个或更多个元素相互协作或交互。
[0022]使用bigFET的ESD电源钳位器件提供出色的ESD保护性能。然而，bigFET中的电流泄漏不容忽视。本公开中描述的实施例提供了用于在不增加器件的尺寸和成本的情况下抑
制电源钳位器件中的泄漏电流的技术。
[0023]参考图1，图1是示出根据本公开的一些实施例的包括示例性ESD电源钳位器件100的集成电路的示意图。EDS电源钳位器件100可以与核心电路160耦合，并且在ESD事件期间通过将ESD电流从电源域分流到接地域来为核心电路160提供保护。由于本公开的重点是ESD电源钳位器件100，因此在后续附图中将省略核心电路160。
[0024]参考图1，ESD电源钳位器件100包括ESD检测电路102。在一些实施例中，ESD检测电路102可包括电阻器104和电容器106。电阻器104和电容器106可耦合在一起以形成电阻
‑
电容(RC)时间常数电路。ESD检测电路102耦合在第一电源电压VDD与第二电源电压VSS之间。在一些实施例中，VDD可以是适合于核心电路160的操作的任何电压。VSS可以是地电压。RC时间常数电路不限于如图所示的一个电阻和一个电容。RC时间常数电路可以包括任何合适数量的电容器或电容性器件。RC时间常数电路还可以包括任何合适数量的电阻器或电阻性器件。
[0025]ESD电源钳位器件100包括控制电路108。控制电路108包括输入端114和输出端116。在一些实施例中，控制电路10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电放电(ESD)电源钳位器件，包括：ESD检测电路；控制电路，与所述ESD检测电路耦合；场效应晶体管(FET)，与所述控制电路耦合；以及阻抗元件，与所述FET耦合，其中，所述FET包括：漏极端子，与第一电源节点耦合；栅极端子，与所述控制电路的输出端耦合；源极端子，经由所述阻抗元件与第二电源节点耦合；以及主体端子，与所述第二电源节点耦合。2.根据权利要求1所述的ESD电源钳位器件，其中，所述第二电源节点是地。3.根据权利要求1所述的ESD电源钳位器件，其中，所述ESD检测电路包括形成电阻
‑
电容(R
‑
C)电路的电阻器和电容性器件。4.根据权利要求1所述的ESD电源钳位器件，其中，所述控制电路包括形成逆变器的PMOS晶体管和NMOS晶体管。5.根据权利要求1所述的ESD电源钳位器件，其中，所述阻抗元件包括二极管、电阻器、或电感器中的至少一种。6.根据权利要求1所述的ESD电源钳位器件，其中，所述阻抗元件包括串联连接的二极管和电阻器。7.根据权利要求1所述的ESD电源钳位器件，其中，所述阻抗元件包括串联连接的二极管和电感器。8.一种静电放电(ESD)保护...

【专利技术属性】
技术研发人员：范根豪，苏郁迪，高字成，蔡明甫，许嘉麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：