移位寄存器电路及其驱动方法、栅极驱动器以及显示面板技术

本公开提供了一种移位寄存器电路，其包括：输入电路、复位电路、第一控制电路、第二控制电路、第三控制电路、第四控制电路、第五控制电路、第一输出电路、第二输出电路和第三输出电路。该移位寄存器电路被配置成能够提供三种不同的输出信号，作为驱动显示面板的像素阵列所需的三种不同的栅极驱动信号。本公开还提供了用于驱动该移位寄存器电路的方法，包括该移位寄存器电路的栅极驱动器、包括该栅极驱动器的显示面板，以及包括该显示面板的显示装置。以及包括该显示面板的显示装置。以及包括该显示面板的显示装置。

【技术实现步骤摘要】
移位寄存器电路及其驱动方法、栅极驱动器以及显示面板


[0001]本公开涉及栅极驱动信号的生成，尤其涉及一种移位寄存器电路及其驱动方法、包括该移位寄存器电路的栅极驱动器、包括该栅极驱动器的显示面板，以及还涉及包括该显示面板的显示装置。

技术介绍

[0002]包括多个级联的移位寄存器电路的栅极驱动器可以构成阵列基板行驱动（gate driver on array，GOA）电路，以便进行操作来生成并且向显示面板的像素阵列提供栅极驱动信号。对于某些现有的基于有机发光二极管（也称为OLED）的显示面板的像素电路而言，对其进行驱动需要三种不同的栅极驱动信号。如果采用普通GOA电路，则需要三种不同的GOA电路来提供相应的栅极驱动信号。这可能使得GOA电路的占用面积较大，从而导致面板边框的宽度也较大。

技术实现思路

[0003]因此，提供一种可以缓解、减轻或消除上述问题中的至少一个的机制将是有利的。
[0004]根据本公开的一个方面，提供了一种移位寄存器电路，其可以包括：输入电路，其被配置成：响应于提供输入脉冲的输入端和第一节点中的至少本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器电路，包括：输入电路，其被配置成：响应于提供输入脉冲的输入端和第一节点中的至少一个处于低电位，使第二节点与提供高电位电压信号的高电位电压端导通，以及响应于所述输入端和所述第一节点都处于高电位，使所述第二节点与提供低电位电压信号的低电位电压端导通；第一控制电路，其被配置成：响应于提供第一时钟信号的第一时钟信号端和所述第二节点中的至少一个处于低电位，使所述第一节点与所述高电位电压端导通，以及响应于所述第一时钟信号端和所述第二节点都处于高电位，使所述第一节点与所述低电位电压端导通；第二控制电路，其被配置成：响应于所述第一节点处于高电位，使第三节点与所述低电位电压端导通，以及响应于所述第一节点处于低电位，使所述第三节点与所述高电位电压端导通；第三控制电路，其被配置成：响应于所述第三节点处于高电位，使第四节点与所述低电位电压端导通，以及响应于所述第三节点处于低电位，使所述第四节点与所述高电位电压端导通；第四控制电路，其被配置成：响应于所述第三节点处于低电位并且所述第四节点处于高电位，使第五节点与所述高电位电压端导通，以及响应于所述第三节点处于高电位并且所述第四节点处于低电位，使所述第五节点与提供第三时钟信号的第三时钟信号端导通；第五控制电路，其被配置成：响应于所述第三节点处于低电位并且所述第四节点处于高电位，使第六节点与所述低电位电压端导通，以及响应于所述第三节点处于高电位并且所述第四节点处于低电位，使所述第六节点与提供第二时钟信号的第二时钟信号端导通；第一输出电路，其被配置成：响应于所述第五节点处于低电位，使提供第一输出信号的第一输出端与所述低电位电压端导通，以及响应于所述第五节点处于高电位，使所述第一输出端与所述高电位电压端导通；第二输出电路，其被配置成：响应于所述第六节点处于低电位，使提供第二输出信号的第二输出端与所述高电位电压端导通，以及响应于所述第六节点处于高电位，使所述第二输出端与所述低电位电压端导通；以及第三输出电路，其被配置成：响应于所述第六节点处于低电位，使提供第三输出信号的第三输出端与所述低电位电压端导通，以及响应于所述第六节点处于高电位，使所述第三输出端与所述高电位电压端导通。2.如权利要求1所述的移位寄存器电路，其中，所述输入电路包括：第一晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其控制电极连接到所述第一节点；第二晶体管，其是N型晶体管，其第一电极连接到所述第一晶体管的第二电极，其第二电极连接到所述第二节点，其控制电极连接到所述输入端；第三晶体管，其是P型晶体管，其第一电极连接到所述第二节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述输入端；第四晶体管，其是P型晶体管，其第一电极连接到所述第二节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述第一节点。
3.如权利要求1所述的移位寄存器电路，其中，所述第一控制电路包括：第五晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其控制电极连接到所述第二节点；第六晶体管，其是N型晶体管，其第一电极连接到所述第五晶体管的第二电极，其第二电极连接到所述第一节点，其控制电极连接到所述第一时钟信号端；第七晶体管，其是P型晶体管，其第一电极连接到所述第一节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述第一时钟信号端；第八晶体管，其是P型晶体管，其第一电极连接到所述第一节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述第二节点。4.如权利要求1所述的移位寄存器电路，其中，所述第二控制电路包括：第九晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其第二电极连接到所述第三节点，其控制电极连接到所述第一节点；第十晶体管，其是P型晶体管，其第一电极连接到所述第三节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述第一节点。5.如权利要求1所述的移位寄存器电路，其中，所述第三控制电路包括：第十一晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其第二电极连接到所述第四节点，其控制电极连接到所述第三节点；第十二晶体管，其是P型晶体管，其第一电极连接到所述第四节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述第三节点。6.如权利要求1所述的移位寄存器电路，其中，所述第四控制电路包括：第十三晶体管，其是P型晶体管，其第一电极连接到所述第五节点，其第二电极连接到所述高电位电压端，其控制电极连接到所述第三节点；第十四晶体管，其是N型晶体管，其第一电极连接到所述第三时钟信号端，其第二电极连接到所述第五节点，其控制电极连接到所述第三节点；第十五晶体管，其是P型晶体管，其第一电极连接到所述第三时钟信号端，其第二电极连接到所述第五节点，其控制电极连接到所述第四节点。7.如权利要求1所述的移位寄存器电路，其中，所述第五控制电路包括：第十六晶体管，其是N型晶体管，其第一电极连接到所述第二时钟信号端，其第二电极连接到所述第六节点，其控制电极连接到所述第三节点；第十七晶体管，其是P型晶体管，其第一电极连接到所述第二时钟信号端，其第二电极连接到所述第六节点，其控制电极连接到所述第四节点；第十八晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其第二电极连接到所述第六节点，其控制电极连接到所述第四节点。8.如权利要求1所述的移位寄存器电路，其中，所述第一输出电路包括：第十九晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其控制电极连接到所述第五节点；第二十晶体管，其是P型晶体管，其第一电极连接到所述第十九晶体管的第二电极，其第二电极连接到所述高电位电压端，其控制电极连接到所述第五节点；第二十一晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其第二电极
连接到所述第一输出端，其控制电极连接到所述第十九晶体管的第二电极；第二十二晶体管，其是P型晶体管，其第一电极连接到所述第一输出端，其第二电极连接到所述高电位电压端，其控制电极连接到所述第二十一晶体管的控制电极。9.如权利要求1所述的移位寄存器电路，其中，所述第二输出电路包括：第二十三晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其控制电极连接到所述第六节点；第二十四晶体管，其是P型晶体管，其第一电极连接到所述第二十三晶体管的第二电极，其第二电极连接到所述高电位电压端，其控制电极连接到所述第六节点；第二十五晶体管，其是N型晶体管，其第一电极连接到所述低电位电压端，其控制电极连接到所述第二十三晶体管的第二电极；第二十六晶体管，其是P型晶体管，其第一电极连接到所述第二十五晶体管的第二电极，其第二电极连接到所述高电位电...

【专利技术属性】
技术研发人员：王铸，石领，陈义鹏，刘珂，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：