【技术实现步骤摘要】
一种延时控制方法、装置及计算机可读存储介质
[0001]本专利技术涉及信号传输领域,特别是涉及一种延时控制方法、装置及计算机可读存储介质。
技术介绍
[0002]PCIE(peripheral component interconnect express,高速串行计算机扩展总线标准)属于高速串行点对点双通道高带宽传输,使用PCIE连接的设备分配独享通道带宽,不共享总线带宽,支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量等功能,这使得PCIE成为最通用的计算机、服务器中的处理器和外设的设备之间的互联,在当前计算机行业中发挥着举足轻重的作用。
[0003]比如,通过PCIE连接处理器与外插卡时,PCIE中每条链路的总传输延时如果超过延时标准,即传输时延最高的链路和传输时延最低的链路之间的差值超过延时标准,就会在连接外插卡时影响外插卡的接收端的PCIE信号的识别,导致外插卡掉盘、连接丢失及掉带宽等一些严重影响连接安全性的情况发生。
[0004]现有技术的解决办法,第一种是将传输时延最高的链路的走线的长度缩短,第二种是增加传输时延最低的链路的走线的长度,也就是进行绕线;两种方法都具有局限性,第一种方法由于结构限制,能缩短的空间有限,存在缩短至极限也不能解决总传输延时超过延时标准的问题,第二种方法在绕线之后,可能会带来信号之间的串扰,且由于走线长度的增加会影响信号的完整性而降低信号传输的可靠性。
技术实现思路
[0005]本专利技术的目的是提供一种延时控制方法、装置及计算机可 ...
【技术保护点】
【技术特征摘要】
1.一种延时控制方法,其特征在于,应用于处理器,包括:确定第一链路的第一传输时延;确定第二链路的第二传输时延,所述第一链路和所述第二链路为PCIE的其中两条链路,且所述第一链路为所述PCIE中时延最大的链路,所述第二链路为所述PCIE中时延最小的链路;根据所述第一传输时延和所述第二传输时延的差值确定所述PCIE的总传输延时;判断所述总传输延时是否超过所述PCIE的预设延时;若是,确定应接入所述第二链路的延时器以使接入所述延时器的第二链路的总传输延时不超过所述预设延时。2.如权利要求1所述的延时控制方法,其特征在于,确定第一链路的第一传输时延,包括:确定第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟及对应的n种所述链路材料的每一种所述链路材料的长度,n为正整数;根据所述第一链路中包含的n种链路材料的每一种所述链路材料的传播延迟、n种所述链路材料的每一种所述链路材料的长度及第一关系式确定所述第一链路的第一传输时延,所述第一关系式为TD1=PD
i
*L
i
,其中,n为所述第一链路中包含的链路材料的种类数量,TD1为所述第一传输时延,PD
i
为所述第一链路其中一种所述链路材料的传播延迟,L
i
为所述第一链路中对应所述链路材料的所述链路材料的长度;和/或,获取第二链路的第二传输时延,包括:确定第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟及对应的m种所述链路材料的每一种所述链路材料的长度,m为正整数;根据所述第二链路中包含的m种链路材料的每一种所述链路材料的传播延迟、m种所述链路材料的每一种所述链路材料的长度及第二关系式确定所述第二链路的第二传输时延,所述第二关系式为其中,m为所述第二链路中包含的链路材料的种类数量,TD2为所述第二传输时延,PD
j
为所述第二链路其中一种所述链路材料的传播延迟,L
j
为所述第二链路中对应所述链路材料的所述链路材料的长度。3.如权利要求2所述的延时控制方法,其特征在于,所述第一链路其中一种所述链路材料的传播延迟的确定方法,具体包括:确定所述第一链路中的该链路材料的传输速度;根据所述第一链路中的该链路材料的传输速度及第三关系式确定所述第一链路其中一种所述链路材料的传播延迟,所述第三关系式为PD
i
=1/V
i
,其中PD
i
为所述第一链路其中一种所述链路材料的传播延迟,V
i
为所述第一链路中的该链路材料的传输速度;所述第二链路其中一种所述链路材料的传播延迟的确定方法,具体包括:确定所述第二链路中的该链路材料的传输速度;根据所述第二链路中的该链路材料的传输速度及第四关系式确定所述第二链路其中一种所述链路材料的传播延迟,所述第四关系式为PD
j
=1/L
j
,其中PD
j
为所述第二链路其中一种所述链路材料的传播延迟,L
j
为所述第二链路中的该链路材料的传...
【专利技术属性】
技术研发人员:李健,李岩,
申请(专利权)人:苏州浪潮智能科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。