一种基于FPGA实现高集成度的KVM切换系统及方法技术方案

本发明专利技术公开了一种基于FPGA实现高集成度的KVM切换系统及方法，该系统包括切换控制模块、指令接收模块、图像帧缓存模块、显示编码模块、USB切换模块、开关机切换模块和解码模块；其中，切换控制模块、指令接收模块、图像帧缓存模块、显示编码模块均集成在FPGA芯片内部，集成度高，节约空间及成本，同时运行速度快；显示编码模块按照输出时序运行，从图像帧缓存模块中进行不间断读取缓存的帧图像数据转换为HDMI图像数据，并将HDMI图像数据输出至显示设备，保证了无缝切换及无黑屏现象发生；本发明专利技术还能实现USB外设的切换和开关机的切换，操作使用更加简便。使用更加简便。使用更加简便。

【技术实现步骤摘要】
一种基于FPGA实现高集成度的KVM切换系统及方法


[0001]本专利技术涉及电子设备制造领域，具体涉及一种基于FPGA实现高集成度的KVM切换系统及方法。

技术介绍

[0002]KVM(Keyboard、Video、Mouse的缩写)又名多计算机切换，是一种计算机管理设备，KVM切换器能够让系统管理员通过一组键盘、鼠标、显示器控制多台服务器或电脑主机，其核心思想是:通过恰当的键盘、鼠标和显示器的配置，实现系统和网络的高可管理性，提高管理人员的工作效率、节约机房面积，降低网络服务器系统的总体成本。
[0003]KVM切换器通常应用于一位或几位管理员管理多台计算机的环境，一位使用者必须操作2台以上的计算机。在此种环境下KVM切换器的使用使得键盘、显示器和鼠标的数量大幅度降低，大大提高了机房空间利用率，减少了机房现场维护人员需要操作的计算机数量，同时也减少了机房内部的维护设备数量。KVM通常的显示器接口为VGA，键盘鼠标接口最初为PS/2。随着计算机设备的不断进步和升级，当前的KVM显示器接口已升级为HDMI接口，鼠标键盘接口也升级为USB，整体方案逐渐小型化、集成化，同时具备更高的带宽稳定性与即插即用的特性，使得当前KVM切换器不仅比以往方案使用更加便利，且应用范围已经不仅限于机房，还延伸到了个人电脑设备市场。
[0004]专利201510087244.2公开了一种基于FPGA实现KVM方法，解决了传统KVM方法中芯片数量多，电路布局不方便等问题；专利201821756256.5公开了一种KVM切换器及KVM矩阵管理系统，通过ADN4604异步数字交叉开关实现了视频信号的切换，但这两种方法对于KVM切换过程中影响视觉效果的闪烁现象并没有提出解决方法；专利201710581735.1采用FPGA对待切换的图像数据进行解码、存储，根据信息是否稳定决定显示待切换图像还是继续显示当前图像，解决了切换过程中的闪烁现象和黑屏现象，却不能保证每次的切换成功；如果切换之后仍然显示的只是当前图像，那么其实际意义不属于切换，也就达不到切换的本质；而且该方案需要额外的显示编码器芯片，没有将显示编码集成进FPGA中，还存在继续优化集成的空间。

技术实现思路

[0005]专利技术目的：本专利技术目的是提供一种基于FPGA实现高集成度的KVM切换系统及方法，解决了现有的KVM切换过程中的闪烁现象和黑屏现象时，却不能保证每次图像切换成功的问题。本专利技术不仅能够避免切换过程中图像的闪烁现象和黑屏现象，还能保证每次图像切换成功；另外本专利技术还能实现USB外设的切换和开关机的切换，使得本专利技术操作使用更加简便，成本更低。
[0006]技术方案：本专利技术一种基于FPGA实现高集成度的KVM切换系统，该系统包括切换控制模块、指令接收模块、图像帧缓存模块、显示编码模块、USB切换模块、开关机切换模块和解码模块；切换控制模块分别与指令接收模块、图像帧缓存模块、USB切换模块、开关机切换
模块和解码模块相连接，图像帧缓存模块与显示编码模块相连接；所述切换控制模块、指令接收模块、图像帧缓存模块、显示编码模块均集成在FPGA芯片内部；
[0007]所述指令接收模块，用于接收上位机的控制指令，并将控制指令发送给切换控制模块；
[0008]所述切换控制模块，用于接收来自指令接收模块的控制指令，并根据控制指令执行开关机的切换、图像的切换和USB外设的切换中一种或多种切换；
[0009]所述解码模块，用于实时将HDMI图像数据转换为待显示的帧图像数据；解码模块设有多个，每个解码模块将对应的HDMI图像数据转换为待显示的帧图像数据，等待图像的切换；
[0010]所述图像帧缓存模块，用于将待显示的帧图像数据进行缓存处理，并发送给显示编码模块；
[0011]所述显示编码模块，用于将接收来自图像帧缓存模块的待显示帧图像数据转换为待显示的HDMI图像数据，并输出至显示设备；
[0012]所述USB切换模块，用于根据指令执行USB外设的切换；
[0013]所述开关机切换模块，用于根据指令执行开关机的切换。
[0014]进一步的，所述图像帧缓存模块包括DDR缓存单元、DDR控制单元、写入FIFO单元、读取FIFO单元及读写状态单元；
[0015]所述读写状态单元根据解码模块产生的帧图像输入时序对写入FIFO单元进行写入控制，将帧图像数据写入至写入FIFO单元进行缓存；当写入FIFO单元中的帧图像数据值到达预设的值时，读写状态单元将控制DDR控制单元从写入FIFO单元中读取帧图像数据，并将该数据写入至DDR缓存单元缓存；同时，读写状态单元会控制DDR控制单元从DDR缓存单元中读取缓存的帧图像数据写入到读取FIFO单元中，然后读写状态单元根据帧图像输出时序读取读取FIFO单元中帧图像数据输出到显示编码模块。
[0016]进一步的，所述DDR缓存单元设置有第一至第三bank逻辑空间，每个bank逻辑空间均缓存一帧的待显示的帧图像数据。
[0017]进一步的，所述DDR缓存单元的第一至第三bank逻辑空间写入与读取帧图像数据的顺序为第一bank逻辑空间到第三bank逻辑空间循环往复进行，其具体工作流程为：
[0018](1)写入的帧图像数据写入至第一bank逻辑空间时，读取缓存的帧图像数据从第三bank逻辑空间读取；
[0019](2)写入的帧图像数据写入至第二bank逻辑空间时，读取缓存的帧图像数据从第一bank逻辑空间读取；
[0020](3)写入的帧图像数据写入至第三bank逻辑空间时，读取缓存的帧图像数据从第二bank逻辑空间读取；
[0021]通过以上流程不断循环，DDR缓存单元在写入帧图像数据的同时也在读取已写入好的帧图像数据，读取的位置为当前写入帧图像数据的前一个bank逻辑空间，保证了帧图像数据的写入与读出互不干扰。
[0022]进一步的，当写入的帧图像数据写入至bank逻辑空间时，切换控制模块执行图像切换，其具体操作如下：
[0023]执行图像切换后，当前写入的bank逻辑空间中部分帧图像数据为切换前的帧图像
数据，部分帧图像数据为切换后的帧图像数据，此时读取缓存的帧图像数据为上一bank逻辑空间中的切换前的帧图像数据；
[0024]接着，下一bank逻辑空间写入切换后的帧图像数据，此时读取的bank逻辑空间中，由于部分帧图像数据为切换前的帧图像数据，部分帧图像数据为切换后的帧图像数据，则该bank逻辑空间中的一帧图像数据读取失败，但一帧图像数据的显示时长为毫秒级，人眼无法察觉，从而实现无缝切换；之后的bank逻辑空间写入与读取帧图像数据的工作流程与上述的工作流程相同。
[0025]进一步的，所述显示编码模块包括时序控制器和HDMI显示编码器；
[0026]所述时序控制器用于产生帧图像输出时序，并将帧图像输出时序发给HDMI显示编码器和图像帧缓存模块，图像帧缓存模块根据帧图像输出时序从图像帧缓存模块中读取帧图像数据发送本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA实现高集成度的KVM切换系统，其特征在于：该系统包括切换控制模块、指令接收模块、图像帧缓存模块、显示编码模块、USB切换模块、开关机切换模块和解码模块；切换控制模块分别与指令接收模块、图像帧缓存模块、USB切换模块、开关机切换模块和解码模块相连接，图像帧缓存模块与显示编码模块相连接；所述切换控制模块、指令接收模块、图像帧缓存模块、显示编码模块均集成在FPGA芯片内部；所述指令接收模块，用于接收上位机的控制指令，并将控制指令发送给切换控制模块；所述切换控制模块，用于接收来自指令接收模块的控制指令，并根据控制指令执行开关机的切换、图像的切换和USB外设的切换中一种或多种切换；所述解码模块，用于实时将HDMI图像数据转换为待显示的帧图像数据；解码模块设有多个，每个解码模块将对应的HDMI图像数据转换为待显示的帧图像数据，等待图像的切换；所述图像帧缓存模块，用于将待显示的帧图像数据进行缓存处理，并发送给显示编码模块；所述显示编码模块，用于将接收来自图像帧缓存模块的待显示帧图像数据转换为待显示的HDMI图像数据，并输出至显示设备；所述USB切换模块，用于根据指令执行USB外设的切换；所述开关机切换模块，用于根据指令执行开关机的切换。2.根据权利要求1所述的一种基于FPGA实现高集成度的KVM切换系统，其特征在于：所述图像帧缓存模块包括DDR缓存单元、DDR控制单元、写入FIFO单元、读取FIFO单元及读写状态单元；所述读写状态单元根据解码模块产生的帧图像输入时序对写入FIFO单元进行写入控制，将帧图像数据写入至写入FIFO单元进行缓存；当写入FIFO单元中的帧图像数据值到达预设的值时，读写状态单元将控制DDR控制单元从写入FIFO单元中读取帧图像数据，并将该数据写入至DDR缓存单元缓存；同时，读写状态单元会控制DDR控制单元从DDR缓存单元中读取缓存的帧图像数据写入到读取FIFO单元中，然后读写状态单元根据帧图像输出时序读取读取FIFO单元中帧图像数据输出到显示编码模块。3.根据权利要求2所述的一种基于FPGA实现高集成度的KVM切换系统，其特征在于：所述DDR缓存单元设置有第一至第三bank逻辑空间，每个bank逻辑空间均缓存一帧的待显示的帧图像数据。4.根据权利要求3所述的一种基于FPGA实现高集成度的KVM切换系统，其特征在于：所述DDR缓存单元的第一至第三bank逻辑空间写入与读取帧图像数据的顺序为第一bank逻辑空间到第三bank逻辑空间循环往复进行，其具体工作流程为：(1)写入的帧图像数据写入至第一bank逻辑空间时，读取缓存的帧图像数据从第三bank逻辑空间读取；(2)写入的帧图像数据写入至第二bank逻辑空间时，读取缓存的帧图像数据从第一bank逻辑空间读取；(3)写入的帧图像数据写入至第三bank逻辑空间时，读取缓存的帧图像数据从第二bank逻辑空间读取；通过以上流程不断循环，DDR缓存单元在写入帧图像数据的同时也在读取已写入好的帧图像数据，读取的位置为当前写入帧图像数据的前一个bank逻辑空间，保证了帧图像数
据的写入与读出互不干扰。5.根据权利要求4所述的一种基于FPGA实现高集成度的KVM切换系统，其特征在于：当写入的帧图像数据写入至bank逻辑空间时，切换控制模块执行图像切换，其具体操作如下：执行图像切换后，当前写入的bank逻辑空间中部分帧图像数据为切换前的帧图像数据，部分帧图像数据为切换后的帧图像数据，此时读取缓存的帧图像数据为上一bank逻辑空间中的切换前的帧图像数据；接着，下一bank逻辑空间写入切换后的帧图像数据，此时读取的bank逻辑空间中，由于部分帧图像数据为切换前的帧图像数据，部分帧图像数据为切换后的帧图像数据，则该bank逻辑空间中的一帧图像数据读取失败，但一帧图像数据的显示时长为毫秒级，人眼无法察觉，从而实现无缝切换；之后的bank逻辑空间写入与读取帧图像数据的工作流程与权利要求4的工作流程相同。6.根据权利要求5所述的一种基于FPGA实现高集成度的KVM切...

【专利技术属性】
技术研发人员：徐乃瑞，戴大海，
申请(专利权)人：矩阵时光数字科技有限公司，
类型：发明
国别省市：