一种自举驱动的控制装置及控制方法制造方法及图纸

本申请提供一种自举驱动的控制装置及控制方法，包括全桥电路和自举驱动电路；全桥电路包括第一至第四MOS晶体管、第一至第四二极管。自举驱动电路包括自举驱动模块、第一和第二自举电容、第五二极管。自举驱动模块用于当第一MOS晶体管由导通变为截止且第四MOS晶体管由导通变为截止时，将第一和第二自举电容的电压加载到第二MOS晶体管的栅极；还用于当第二MOS晶体管由导通变为截止且第三MOS晶体管由导通变为截止时，将第一电源电压和第一自举电容的电压加载到第一MOS晶体管的栅极；通过自举驱动电路分别控制第三和第四MOS晶体管在各自工作的半个周期内持续导通来实现自举电容的充分充电，从而在全桥电路进入轻载模式时实现第一和第二MOS晶体管的顺利导通。实现第一和第二MOS晶体管的顺利导通。实现第一和第二MOS晶体管的顺利导通。

【技术实现步骤摘要】
一种自举驱动的控制装置及控制方法


[0001]本申请涉及电子电力
，特别是涉及一种自举驱动的控制装置及控制方法。

技术介绍

[0002]LLC升压电路是本领域常用的电路结构，如图1所示。在LLC升压电路的原边电路，可以采用半桥结构，也可以采用全桥结构。例如图1所示的MOS晶体管PWM2A、PWM2B、PWM32A、PWM3B所构成的就是全桥结构。
[0003]对于MOS晶体管而言，为了使其导通，其栅极电压必须大于其阈值电压(Vth)。而在图1所示的LLC升压电路的原边全桥电路中，对于上管，即上部的MOS晶体管PWM2A、PWM3B，为了使其导通，其栅极电压需要大于其漏极电压与阈值电压之和。
[0004]为了满足上管开通的需要，现有技术采用自举电路的方式来实现。图2为现有的典型的自举电路开通上管的应用。为了说明的方便，在图2所示的是半桥的结构，全桥结构与之类似。驱动模块控制MOS晶体管M1和M2的相继导通和截止。为了满足M1的导通，需要应用自举电容C来实现。其中，VCC通过驱动模块在M2由导通变为截止的过程中加载到M1的栅极。VCC实际上为M1的漏极电压，正如前文所述，为了使得M1导通，M1的栅极电压要大于其漏极电压与阈值电压(Vth)之和，即M1的栅极电压Vgm1＞VCC+Vth。在图2中，当M1截止、M2导通时，M2的漏极与源极相当于一个导线，此时VDD经过二极管D、自举电容C、M2与地形成回路，即VDD为自举电容C充电。当M1需要由截止变为导通时，M2截止，驱动电路将VCC加载到M1的栅极，而由于M2截止，自举电容C放电，使得二极管D反向截止，自举电容C放电的电压通过驱动电路也加载到M1的栅极，因此形成了M1栅极上加载的电压为VCC+V
自举电容
，只要V
自举电容
大于阈值电压Vth，就能使得M1导通。
[0005]由此可见，自举电容C的电压决定了M1能否导通，如果自举电容C充电不足，就有可能无法实现M1的导通。在LLC原边电路如图3所示进入轻载模式时，增益特性必须让LLC原边电路驱动进入小占空比模式，也就是驱动发一段时间，接着停止一段时间。这样的驱动由于驱动占空比小，例如图3中，M2导通的时间与M1一样，在一个周期内M2导通时间很短，甚至有可能长时间无驱动，M2导通的时间段，就会导致VDD通过二极管D为自举电容C充电的时间也很短，从而使得自举电容C的充电电量不足，那么再次开通上管M1时会由于加载到栅极的电压不足无法导通。

技术实现思路

[0006]为了解决现有技术中自举电容充电电量不足的问题，本申请提供一种自举驱动的控制装置和控制方法。本申请提供一种自举驱动的控制装置，包括：
[0007]全桥电路和自举驱动电路；所述全桥电路包括第一MOS晶体管Q1、第二MOS晶体管Q2、第三MOS晶体管Q3、第四MOS晶体管Q4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4；第一MOS晶体管Q1的源极和第三MOS晶体管Q3漏极相连并作为全桥电路的第一
桥臂A，第二MOS晶体管Q2的源极和第四MOS晶体管Q4的漏极相连并作为全桥电路的第二桥臂B；第一桥臂A和第二桥臂B之间用于连接负载；第一MOS晶体管Q1的漏极和第二MOS晶体管Q2的漏极相连并连接第一电源电压VCC，第三MOS晶体管Q3的漏极和第四MOS晶体管Q4的漏极相连并接地；全桥电容(C10)的两端连接在第一电源电压VCC和地之间。
[0008]自举驱动电路包括自举驱动模块10、第一自举电容C1、第二自举电容C2、第五二极管D5。其中，第一自举电容C1的第一端、第二自举电容C2的第一端以及自举驱动模块10相连并连接第五二极管的负极；第五二极管D5的正极连接第一电源电压VCC；第一自举电容C1的第二端连接第一MOS晶体管Q1的源极并作为第一桥臂A，第二自举电容C2的第二端连接第二MOS晶体管Q2的源极并作为第二桥臂B。
[0009]其中，自举驱动模块10用于当第一MOS晶体管Q1由导通变为截止且第四MOS晶体管Q4由导通变为截止时，将第一电源电压VCC和第二自举电容C2的电压V2加载到第二MOS晶体管Q2的栅极；自举驱动模块10还用于当第二MOS晶体管Q2由导通变为截止且第三MOS晶体管Q3由导通变为截止时，将第一电源电压VCC和第一自举电容C1的电压V1加载到第一MOS晶体管Q1的栅极。
[0010]可选的，自举驱动模块10包括第一驱动晶体管T1、第二驱动晶体管T2、第三驱动晶体管T3、第四驱动晶体管T4和电阻R。其中，第一驱动晶体管T1、第二驱动晶体管T2、第三驱动晶体管T3和第四驱动晶体管T4的栅极分别接入第一驱动信号IN1、第二驱动信号IN2、第三驱动信号IN3和第四驱动信号IN4；第一驱动晶体管T1的漏极和源极分别连接第一电源电压VCC和地，第一MOS晶体管Q1的栅极与第一驱动晶体管T1的源极相连；第二驱动晶体管T2的漏极和源极分别连接第一电源电压VCC和地，第二MOS晶体管Q2的栅极与第二驱动晶体管T2的源极相连；第三驱动晶体管T3的漏极和源极分别接入第一电源电压VCC和地，第三MOS晶体管Q3的栅极与第三驱动晶体管T3的源极相连；第四驱动晶体管T4的漏极和源极分别接入第一电源电压VCC和地，第四MOS晶体管Q4的栅极与第四驱动晶体管T4的源极相连；电阻R的第一端连接第一自举电容C1的第一端和第二自举电容C2的第一端，电阻R的第二端连接第一驱动晶体管T1的漏极和第二驱动晶体管T2的漏极。
[0011]本申请还提供一种自举驱动的控制装置的控制方法，包括以下步骤：
[0012]步骤一：在全桥电路的一个完整工作周期的上半周期内，自举驱动电路将第二MOS晶体管Q2和第三MOS晶体管Q3设置为截止状态；在该上半周期内作为起始时间点的第一时间点至第二时间点的时间段内，自举驱动电路将第一MOS晶体管Q1设置为导通状态，在该整个上半周期内，自举驱动电路将第四MOS晶体管Q4设置为导通状态。
[0013]步骤二：在全桥电路的一个完整工作周期的下半周期内，自举驱动电路将第一MOS晶体管Q1和第四MOS晶体管Q4设置为截止状态；在该下半周期内作为起始时间点的第三时间点至第四时间点的时间段内，自举驱动电路将第二MOS晶体管Q2设置为导通状态，在整个该下半周期内，自举驱动电路将第三MOS晶体管Q3设置为导通状态。
[0014]优选的，在全桥电路的一个完整工作周期的上半周期内，将自举驱动电路中的第二驱动信号IN2和第三驱动信号IN3设置为低电平，从而使得第二MOS晶体管Q2和第三MOS晶体管Q3截止；在该上半周期内作为起始时间点的第一时间点至第二时间点的时间段内，将第一驱动信号IN1设置为高电平；在整个该上半周期内，将第四驱动信号IN4设置为高电平。
[0015]优选的，在全桥电路的一个完整工作周期的下半周期内，将自举驱动电路中的第
一驱动信号IN1和第四驱动信号IN4设置为低电平，从而使得第一MOS晶体管Q1和第四MOS晶体管Q4截止；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自举驱动的控制装置，其特征在于，包括：全桥电路和自举驱动电路；所述全桥电路包括第一MOS晶体管Q1、第二MOS晶体管Q2、第三MOS晶体管Q3、第四MOS晶体管Q4、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4；第一MOS晶体管Q1的源极和第三MOS晶体管Q3漏极相连并作为全桥电路的第一桥臂A，第二MOS晶体管Q2的源极和第四MOS晶体管Q4的漏极相连并作为全桥电路的第二桥臂B；第一桥臂A和第二桥臂B之间用于连接负载；第一MOS晶体管Q1的漏极和第二MOS晶体管Q2的漏极相连并连接第一电源电压VCC，第三MOS晶体管Q3的漏极和第四MOS晶体管Q4的漏极相连并接地；全桥电容(C10)的两端连接在第一电源电压VCC和地之间；所述自举驱动电路包括自举驱动模块10、第一自举电容C1、第二自举电容C2、第五二极管D5。其中，第一自举电容C1的第一端、第二自举电容C2的第一端以及自举驱动模块10相连并连接第五二极管的负极；第五二极管D5的正极连接第一电源电压VCC；第一自举电容C1的第二端连接第一MOS晶体管Q1的源极并作为第一桥臂A，第二自举电容C2的第二端连接第二MOS晶体管Q2的源极并作为第二桥臂B。2.根据权利要求1所述自举驱动的控制装置，其特征在于，自举驱动模块10用于当第一MOS晶体管Q1由导通变为截止且第四MOS晶体管Q4由导通变为截止时，将第一电源电压VCC和第二自举电容C2的电压V2加载到第二MOS晶体管Q2的栅极；自举驱动模块10还用于当第二MOS晶体管Q2由导通变为截止且第三MOS晶体管Q3由导通变为截止时，将第一电源电压VCC和第一自举电容C1的电压V1加载到第一MOS晶体管Q1的栅极。3.根据权利要求2所述自举驱动的控制装置，其特征在于，自举驱动模块10包括第一驱动晶体管T1、第二驱动晶体管T2、第三驱动晶体管T3、第四驱动晶体管T4和电阻R；其中，第一驱动晶体管T1、第二驱动晶体管T2、第三驱动晶体管T3和第四驱动晶体管T4的栅极分别接入第一驱动信号IN1、第二驱动信号IN2、第三驱动信号IN3和第四驱动信号IN4；第一驱动晶体管T1的漏极和源极分别连接第一电源电压VCC和地，第一MOS晶体管Q1的栅极与第一驱动晶体管T1的源极相连；第二驱动晶体管T2的漏极和源极分别连接第一电源电压VCC和地，第二MOS晶体管...

【专利技术属性】
技术研发人员：杨锡旺，付瑜，
申请(专利权)人：常州是为电子有限公司，
类型：发明
国别省市：