【技术实现步骤摘要】
一种低开销容忍三节点翻转自恢复的抗辐射加固锁存器
[0001]本专利技术属于集成电路
，涉及一种低开销容忍三节点翻转自恢复的抗辐射加固锁存器。
技术介绍
[0002]在CMOS中，传输门(Transmission Gate)是一种既可以传送数字信号又可以传输模拟信号的可控开关电路。而传输门由一个PMOS管和一个NMOS管并联构成，其具有很低的导通电阻(几百欧)和很高的截止电阻(大于10^9欧)。
[0003]所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。锁存器多用于集成电路中，在数字电路中作为时序电路的存储元件，在某些运算器电路中有时采用锁存器作为数据暂存器。封装为独立的产品后也可以单独应用，数据有效延迟于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些应用中，单片机的I/O口上需要外接锁存器。例如，当单片机连接片外存储器时，要接上锁存器，这是为了实现地址的复用。假设，MCU端口其中的8路的I/O管脚既要用于地址信号又...
【技术保护点】
【技术特征摘要】
1.一种低开销容忍三节点翻转自恢复的抗辐射加固锁存器，其特征在于，包括：输入单元、存储单元、输出单元；所述的输入单元分别与第一DICE单元(11)、第二DICE单元(12)、第三DICE单元(13)的输入节点连接，所述的输入单元还与输出单元的输出节点连接；所述的存储单元包括：第一DICE单元(11)、第二DICE单元(12)、第三DICE单元(13)；第一钟控反相器(21)、第二钟控反相器(22)、第三钟控反相器(23)；所述的第一DICE单元(11)、第二DICE单元(12)、第三DICE单元(13)的第一个输出节点通过公共节点(N7)连接在一起；所述的第一DICE单元(11)的第二输出节点(N1b)与第一钟控反相器(21)的输入节点连接，第一钟控反相器(21)的输出节点与第二DICE单元(12)的第二输入节点(N4)连接；第二DICE单元(12)的第二输出节点(N3b)与第二钟控反相器(22)的输入节点连接，第二钟控反相器(22)的输出节点与第三DICE单元(13)的第二输入节点(N6)连接；第三DICE单元(13)的第二输出节点(N5b)与第三钟控反相器(23)的输入节点连接，第三钟控反相器(23)的输出节点与第一DICE单元(11)的第二输入节点(N2)连接；所述的公共节点(N7)与输出单元的输入节点连接。2.根据权利要求1所述的一种低开销容忍三节点翻转自恢复的抗辐射加固锁存器，其特征在于，所述的第一DICE单元(11)的第二输出节点(N1b)、第一钟控反相器(21)、第二DICE单元(12)的第二输入节点(N4)、公共节点(N7)在锁存器内部形成第一反馈互锁环路，所述的第二DICE单元(12)的第二输出节点(N3b)、第二钟控反相器(22)、第三DICE单元(13)的第二输入节点(N6)、公共节点(N7)在锁存器内部形成第二反馈互锁环路，所述的第三DICE单元(13)的第二输出节点(N5b)、第三钟控反相器(23)、第一DICE单元(11)的第二输入节点(N2)、公共节点(N7)在锁存器内部形成第三反馈互锁环路，三个反馈互锁环路用于在锁存器的发生三节点翻转时自恢复。3.根据权利要求1所述的一种低开销容忍三节点翻转自恢复的抗辐射加固锁存器，其特征在于，所述的输入单元包括：第一传输门(31)、第二传输门(32)、第三传输门(33)、第四传输门(34)、第五传输门(35)、第六传输门(36)、第七传输门(37)；所述的第一DICE单元(11)的第一输入节点(N1)与第一传输门(31)的输出节点连接，第一DICE单元(11)的第二输入节点(N2)与第二传输门(32)的输出节点连接；所述的第二DICE单元(12)的第一输入节点(N3)与第三传输门(33)的输出...
【专利技术属性】
技术研发人员：孙侠，刘璇，徐辉，马瑞君，耿显亚，方贤进，朱烁，祁攀，
申请(专利权)人：安徽理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。