【技术实现步骤摘要】
一种折返式斜坡补偿系统及其补偿方法
[0001]本专利技术涉及开关电源系统中为抑制出现的次谐波振荡现象而采用斜坡补偿，尤其涉及一种折返式斜坡补偿系统及其补偿方法，属于集成电路
技术介绍
[0002]在开关电源中，如反激变换系统，当原边的导通占空比大于50％时，会出现次谐波振荡，表现为导通时间的忽大忽小，电流波形上的大小波，严重的会导致系统工作异常，这种情况在低压输入时更加严重，因为此时电感电流上升斜率慢，在峰值电流PWM控制模式下，导通时间更大，更容易出现次谐波振荡现象。
[0003]图1所示的次谐波振荡，通常出现在反激变换系统中低压输入时的电流波形，实线表示的电感电流波形I
LM0
代表正常工作时的电感电流波形，当引入一个电流扰动ΔI后，电感电流波形变为虚线所示的I
LM1
，可以看出，之后周期的电感电流的误差逐渐被放大，系统不稳定，且震荡周期大多为开关周期的两倍，此时占空比较大，常用的抑制方法为加入图2所示的一个斜坡，当占空比过大时，通过内置斜坡补偿使得原有电流峰值提前到达。图2中虚线表示的I
LM3
表示出现次谐波振荡后系统不稳定时的电感电流波形，实现表示的I
LM2
表示增加斜坡Slope之后得到修正的电感电流波形，可以看到，引入Slope即斜坡补偿后，电流误差信号每经过一个周期，幅度逐渐衰减直到稳定。
[0004]在实际系统应用中，次谐波振荡可能在小于50％占空比的情况下就提前发生，如45％占空比甚至更低，现有技术往往...
【技术保护点】
【技术特征摘要】
1.一种折返式斜坡补偿系统，其特征在于，包括误差检测单元、调整控制逻辑单元、补偿寄存单元和折返式补偿电流产生单元；误差检测单元的输入连接开关电源产生的表征外部功率管周期性导通的开关控制信号GON，误差检测单元输出误差电压信号VS(k)和控制信号KT3、KT4连接调整控制逻辑单元的三个输入端，误差电压信号VS(k)表示对开关控制信号GON按相邻周期进行分组后第k组内的误差电压信号，k为大于等于1的正整数，调整控制逻辑单元输出控制信号K1、K2和F1_Latch连接补偿寄存单元的三个输入端，同时，控制信号F1_Latch和调整控制逻辑单元产生的控制信号F2以及开关控制信号GON连接折返式补偿电流产生单元的三个输入端，补偿寄存单元的另一个输入端还连接折返式补偿电流产生单元产生的表征斜坡补偿信息的电压信号V(k+1)，补偿寄存单元的输出信号V(k)、V(k
‑
1)和VCLK连接折返式补偿电流产生单元的另外三个输入端，最终折返式补偿电流产生单元利用电压信号V(k+1)产生斜坡补偿电压Vslope(k+1)输出；误差检测单元用于在开关电源处于工作状态时，根据输入的开关控制信号GON将相邻的第2k
‑
1和第2k周期分为第k组，通过检测第2k
‑
1和第2k个周期内外部功率管的导通时间的差值，并将此差值转化为第k组内的误差电压信号VS(k)并与控制信号KT3和KT4一同输出给调整控制逻辑单元；误差检测单元包括分组电路和采样保持电路；分组电路包括D触发器DFF01、D触发器DFF02、与非门Nand01、与非门Nand02、与非门Nand03、与非门Nand01、或非门Nor01以及反相器INV01、反相器INV02、反相器INV03、反相器INV04和反相器INV05，误差检测单元输入的开关控制信号GON连接D触发器DFF01的时钟输入端CLK、与非门Nand01的一个输入端、与非门Nand02的一个输入端和和或非门Nor01的一个输入端，D触发器DFF01的输出端Q连接或非门Nor01的另一个输入端和与非门Nand01的另一个输入端，D触发器DFF01的输出端Q连接与非门Nand02的另一个输入端，与非门Nand01输出信号KT1B和信号KT1B经反相器INV01后的输出信号KT1，与非门Nand02输出信号KT2B和信号KT2B经反相器INV03后的输出信号KT2，或非门Nor01的输出经反相器INV02后连接D触发器DFF02的时钟输入端CLK、与非门Nand03的一个输入端和与非门Nand04的一个输入端，D触发器DFF02的输出端Q连接与非门Nand03的另一个输入端，D触发器DFF02的输出端Q连接与非门Nand04的另一个输入端，与非门Nand03输出信号KT3B和信号KT3B经反相器INV04后的输出信号KT3，与非门Nand04输出信号KT4B和信号KT4B经反相器INV05后的输出信号KT4；采样保持电路包括PMOS管PM01、PMOS管PM02、PMOS管PM03、PMOS管PM04、NMOS管NM01、PMOS管NM02、PMOS管NM03、PMOS管M04、NMOS管NMS1、NMOS管NMS2、电容C01、电容C02、电容C03、电容C04、电容CS、电阻R01、电阻R02以及反相器INV11、反相器INV12、反相器INV13和反相器INV14；电源VDD分别连接电流源I0和电流源I3的输入端，电流源I0的输出端连接PMOS管PM01的源极，PMOS管PM01的漏极连接PMOS管PM02的源极，PMOS管PM02的漏极连接NMOS管NM01的漏极和电容C03的一端并输出信号Va1，NMOS管NM01的源极连接NMOS管NM02的漏极，NMOS管NM02的源极连接电流源I1的输入端，电流源I1的输出端连接电容C03的另一端并接地，PMOS管PM01的栅极连接分组电路的输出信号KT1B，PMOS管PM02的栅极连接分组电路的输出信号KT3B，NMOS管NM01的栅极连接分组电路的输出信号KT2，NMOS管NM02的栅极连接分组电路的输出信号KT3；电流源I3的输出端连接PMOS管PM03的源极，PMOS管PM03的漏极连接PMOS管PM04的源极，PMOS管PM04的漏极连接NMOS管NM03的漏极和电容C04的一端并输出信号Va2，NMOS管NM03的源极连接NMOS管NM04的漏极，NMOS管NM04的源极连接电流源I4的输入端，电流源I4的输出端连接电容C04的
另一端并接地，PMOS管PM03的栅极连接分组电路的输出信号KT1B，PMOS管PM04的栅极连接分组电路的输出信号KT4B，NMOS管NM03的栅极连接分组电路的输出信号KT2，NMOS管NM04的栅极连接分组电路的输出信号KT4，分组电路的输出信号KT4还连接电阻R01的一端，电阻R01的另一端连接电容C01的一端和反相器INV11的输入端，电容C01的另一端接地，反相器INV11的输出连接反相器INV12的输入，反相器INV12的输出连接NMOS管NMS1的栅极，NMOS管NMS1的漏极连接输出信号Va1，NMOS管NMS1的源极连接NMOS管NMS2的漏极和电容CS的一端并作为误差检测单元的输出端输出电压误差信号VS(k)，电容CS的另一端接地，NMOS管NMS2的源极连接输出信号V2，NMOS管NMS2的栅极连接反相器INV14的输出端，反相器INV14的输入端连接反相器INV13的输出，反相器INV13的输入端连接电阻R02的一端和电容C02的一端，电容C02的另一端接地，电阻R02的另一端连接分组电路的输出信号KT3；调整控制逻辑单元用于在误差检测单元输出的控制信号KT3和KT4的作用下，产生控制信号K1和K2并产生一个异步时钟CLK0，通过实时比较第k组内输出的误差电压信号VS(k)与参考电压Vref的大小，当误差电压信号VS(k)大于参考电压Vref时，需要进行斜坡补偿调整，当误差电压信号VS(k)小于参考电压Vref时，不需要进行斜坡补偿调整或调整已经完成，通过异步时钟CLK0的下降沿对误差电压信号VS(k)与参考电压Vref的比较结果进行采样，根据采样的比较结果，产生控制信号F1、F1_Latch和F2；包括内部脉冲产生电路和判断电路，内部脉冲产生电路包括PMOS管PMD1～PMD10、NMOS管NMD1～NMD4、反相器INVD1～INVD10、或非门NorD1、或非门NorD2以及电容Cd1～Cd4和电阻Rd1～Rd4；PMOS管PMD1的栅极与NMOS管NMD1的栅极和PMOS管PMD2的栅极互连并作为调整控制逻辑单元的输入端连接分组电路的输出信号KT3，PMOS管PMD1的源极与PMOS管PMD2的栅极均连接电源VDD，PMOS管PMD1的漏极通过电阻Rd1连接NMOS管NMD1的漏极、PMOS管PMD3的漏极以及电容Cd1的一端和反相器INVD1的输入端，反相器INVD1的输出连接PMOS管PMD3的栅极和反相器INVD2的输入端，反相器INVD2的输出连接反相器INVD3的输入端，反相器INVD3的输出连接或门OR1的一个输入端，电容Cd1的另一端和NMOS管NMD1的源极均接地；PMOS管PMD4的栅极与NMOS管NMD2的栅极和PMOS管PMD5的栅极互连并作为调整控制逻辑单元的输入端连接分组电路的输出信号KT4，PMOS管PMD4的源极与PMOS管PMD5的源极互连并连接电源VDD，PMOS管PMD4的漏极通过电阻Rd2连接NMOS管NMD2的漏极、PMOS管PMD6的漏极以及电容Cd2的一端和反相器INVD4的输入端，反相器INVD4的输出连接PMOS管PMD6的栅极和反相器INVD5的输入端，反相器INVD5的输出连接反相器INVD6的输入端，反相器INVD6的输出连接或门OR1的另一个输入端，电容Cd2的另一端和NMOS管NMD2的源极均接地；或门OR1输出的时钟信号CLK0连接PMOS管PMD7的栅极、NMOS管NMD3的栅极和反相器INVD7的输入端以及PMOS管PMD8的栅极、NMOS管NMD4的栅极、PMOS管PMD9的栅极和或非门NorD2的一个输入端，或非门NorD2的另一个输入端连接反相器INVD10的输出，或非门NorD2的输出端作为调整控制逻辑单元的输出端输出控制信号K2，反相器INVD10的输入端连接反相器INVD9的输出和PMOS管PMD10的栅极，PMOS管PMD10的源极连接PMOS管PMD9的漏极，PMOS管PMD9的源极和PMOS管PMD8的源极均连接电源VDD，PMOS管PMD8的漏极通过电阻Rd4连接NMOS管NMD4的漏极、PMOS管PMD10的漏极以及反相器INVD9的输入端和电容Cd4的一端，电容Cd4的另一端连接NMOS管NMD4的源极并接地；PMOS管PMD7的源极连接电源VDD，PMOS管PMD7的漏极连接电阻Rd3的一端、电容Cd3的一端和反相器INVD8的输入端，反相器INVD8的输出连接或非门NorD1的一个输入端，或非门NorD1
的另一个输入端连接反相器INVD7的输出端，或非门NorD1的输出端作为调整控制逻辑单元的输出端输出控制信号K1，电阻Rd3的另一端连接NMOS管NMD3的漏极，NMOS管NMD3的源极和电容Cd3的另一端均接地；判断电路包括比较器COMPD1...
【专利技术属性】
技术研发人员：鲁扬，贾怀彬，周臻研，
申请(专利权)人：南京微盟电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。