面向轻量级神经网络的低硬件开销卷积计算结构与计算方法技术

本发明专利技术公开了一种面向轻量级神经网络的低硬件开销卷积计算结构，包括预处理模块、计算模块以及累加模块。计算模块由计算阵列、可配置加法树、普通加法树组成。计算阵列由计算片组成，每个计算片由计算单元构成，计算单元包含移位运算器和加法器，计算单元采用移位加法代替乘法计算，在保证较好精度的前提下，有效降低了硬件电路的面积和功耗的开销。可配置加法树单元支持标准卷积和深度可分离卷积计算，将计算硬件进行统一，有效降低卷积计算硬件电路的面积和功耗的开销。本发明专利技术还公开了一种面向轻量级神经网络的低硬件开销卷积计算结构的计算方法，通过数据分块和通道增强技术，使得计算模块最大化处于工作状态，有效地提高了计算单元的利用率。提高了计算单元的利用率。提高了计算单元的利用率。

【技术实现步骤摘要】
面向轻量级神经网络的低硬件开销卷积计算结构与计算方法


[0001]本专利技术涉及神经网络硬件加速领域，具体地，涉及一种面向轻量级神经网络的低硬件开销卷积计算结构与计算方法，属于计算、推理、技术的


技术介绍

[0002]近些年，随着人工智能技术的飞速发展，越来越多的人工智能技术深入到我们的生活和生产中。其中，基于深度学习的卷积神经网络在自动驾驶、智慧交通、无人超市、智能医疗、智能工厂等多个领域得到广泛的应用，极大地提高了我们的生产和生活质量。但先进的卷积神经网络具有庞大参数量和计算量，在计算性能弱、电池和存储受限的嵌入式端设备无法完成部署，造成了巨大的挑战。为了满足实际应用的需求，网络结构向轻量化结构发展，广泛采用深度可分离卷积(Depthwise Separable Convolution)代替标准卷积，将标准卷积分解为深度卷积(Depthwise Convolution)与点卷积(Pointwise Convolution)两部分，使网络模型具有更少的参数量和计算量，同时拥有与先进网络模型可比拟的准确率。采用深度可分离卷积作为主要卷本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种面向轻量级神经网络的低硬件开销卷积计算结构，其特征在于，包括预处理模块，计算模块，累加模块；所述预处理模块用于对输入特征图进行预处理；所述计算模块包含计算阵列、可配置加法树模块；所述计算阵列包括若干个计算片，计算片由若干个计算单元组成；每个计算单元由移位运算器和加法器组成，加法器的输入连接移位运算器的输出；所述可配置加法树模块用于对计算单元的计算结果进行求和计算；所述累加模块用于对可配置加法树模块的计算结果进行累加，输出通道特征图结果。2.根据权利要求1所述的卷积计算结构，其特征在于，所述预处理模块包含输入通道的分块和输入通道的增强硬件电路。3.根据权利要求1所述的卷积计算结构，其特征在于，所述可配置加法树模块由若干个可配置加法树块组成，每个可配置加法树块包含若干个移位寄存器和若干个加法树，以及数据选择器和加法器；一个移位寄存器和一个加法树的输入对应一个计算片的输出。4.根据权利要求3所述的卷积计算结构，其特征在于，所述计算阵列包括m个计算片，m＝n(k2‑
1)；所述计算片由k
×
k个计算单元组成；所述可配置加法树模块包括k2‑
1个可配置加法树块；所述可配置加法树块包括n个普通加法树、n/2个数据选择器、5n/4个加法器和n个移位寄存器。5.根据权利要求4所述的卷积计算结构，其特征在于，n取4；数据选择器1的输入连接加法树1.1的输出和移位寄存器2的输出；数据选择器2的输入连接加法树1.4的输出和移位寄存器3的输出；加法器1的输入连接加法树1.1的输出和移位寄存器1的输出；加法器2的输入连接加法树1.2的输出和数据选择器1的输出；加法器3的输入连接加法树1.3的输出和数据选择器2的输出；加法器4的输入连接加法树1.4的输出和移位寄存器4的输出；加法器5的输入连接加法器2的输出和加法器3的输出。6.根据权利要求1所述的卷积计算结构，其特征在于，所述的累加模块包含加法器组、累加缓存区、控制电路。7.基于权利要求1
‑
6任一所述的卷积计算结构的一种面向轻量级神经网络的低硬件开销卷积计算结构的计算方法，其特征在于，所述计算模块还包括普通加法树模块；利用所述卷积计算结构进行标准卷积计算的步骤包括：计算C
in
个输入通道和C
out
个输出通道的卷积结果；若C
in
≥m，则输入特征图通过预处理模块进行分块处理，即将输入通道拆分成(向上取整)块，每次向计算模块发送m＝n(k2‑
1)个输入通道的数据；每一个输入通道的k
×
k特征图卷积窗和对应通道的卷积核权重作为一个计算片的输入，计算得到k
×
k
×
m个计算结果，之后将每个计算片的计算结果送入可配置加法树模块进行求和计算，每个可配置加法树块计算结束后得到个输出通道的部分和结果，并送入累加模块暂存，以此类推，后续的部分和结果会不断在累加模块进行累加，重复(向上取整)次上述操作，得到个输出通道特征图结果；重复次上述所有操作，最终得到C
out
个输出通道特征图结果；若C
in
<m，则输入特征图需要通过预处理模块进行通道
增强处理；通道增强处理会将输入特征图处理成(向下取整)组C
in
个输入通道数据，每一组数据均相同；每一个输入通道的k
×
k特征图卷积窗和对应通道的卷积核权重作为一个计算片的输入，计算得到k
×
k
×
m个计算结果，之后将每个计算片的计算结果送入可配置加法树模块进行求和计算，得到个输出通道的计算结果，以此类推，重复(向上取整)次上述操作，可配置加法树模块的输出结果输入普通加法树模块进行求和计算；最终得到C
out
个输出通道特征图结...

【专利技术属性】
技术研发人员：陆生礼，郑泽彬，梁天柱，
申请(专利权)人：东南大学，
类型：发明
国别省市：