数据处理设备和数据传送方法技术

本发明专利技术提供了数据处理设备和数据传送方法。所实现的数据处理设备当广播特定数据时可以复制必要数据，而不在ＣＰＵ上施加负担。数据处理设备包括以下部件：接收ＦＩＦＯ存储器，其依序暂时存储所接收的数据；缓冲器管理单元，其读出在所述接收ＦＩＦＯ存储器内存储的所接收的数据，辨别是否需要多个相同的数据来传送所接收的数据，并且当需要所述多个相同的数据时搜索彼此不同的多个缓冲存储器区域；以及，ＤＭＡ（直接存储器访问）控制电路，其向由所述缓冲器管理单元指定的每个缓冲器存储区域内写入从所述接收ＦＩＦＯ存储器读取的所接收的数据。

【技术实现步骤摘要】

本专利技术涉及一种按照需要复制(copy)同一数据的数据处理设备和一 种用于复制所接收的数据和传送复制数据的数据传送方法，并且具体上涉 及适合于广播所述数据或者组播所述数据的数据处理设备和数据传送方 法。
技术介绍
以太网的数据通信速度(或者数据发送速率)逐年得到改善，并且其 主流从100Mbps (每秒兆比特)向1Gbps (每秒吉比特)移行。比以往更 需要路由器来加速路由选择处理(routing process)。符合所述需要的一种 手段是提高执行在路由器内的控制和数据处理的CPU (中央处理单元)的 时钟频率。当提高时钟频率时，改善了每个单位时间的CPU的处理容量， 并且作为结果，改善了路由选择处理的容量。但是，当使用以高的时钟频率工作的CPU时，包括CPU的设备成本 变高。另外，设备的功耗变得更大。除了如上所述的路由器之外，还存在 例如组播通信设备来作为数据处理设备，其按照需要来复制特定数据，并 且产生多组数据。通常，在用户建筑物内使用诸如所述组播通信设备或者 路由器的数据处理设备。因此，需要这样的设备价格低并且功耗低。因 此，因为不能在数据处理设备内简单地提高CPU的时钟频率，所以需要不依赖于提高时钟频率的用于改善处理容量的其他对策。日本早期公开专利申请第2005-033296号公开了组播通信设备，其在 涉及CPU的情况下复制用户数据，并且通过向每个用户数据增加包括组播 目的地的各自的端口编号的首标(header)部分来执行通信。
技术实现思路
本专利技术的一个示例性目的是提供一种数据处理设备，其当广播或者组 播特定数据时可以复制必要数据，而不在CPU上施加负担。另外，本专利技术 的另一个目的是提供一种数据传送方法，其可以按照需要来复制所接收的 数据，并且可以传送复制的数据，而不在CPU上施加负担。按照本专利技术的一个示例性方面的一种数据处理设备包括以下部件接收FIFO存储器，其暂时依序存储所接收的数据；缓冲器管理单元，其读 出在所述接收FIFO存储器内存储的所接收的数据，辨别是否需要多个相 同的数据来传送所接收的数据，并且当需要所述多个相同的数据时搜索彼 此不同的多个缓冲存储器区域；以及，DMA (直接存储器访问)控制电 路，其向由所述缓冲器管理单元指定的每个缓冲器存储区域内写入从所述 接收FIFO存储器读取的所接收的数据。按照本专利技术的一个示例性方面的一种数据传送方法包括辨别是否需 要多个相同的数据来以不同的发送数据格式传送所接收的数据；当需要多 个相同的数据来以不同的发送数据格式传送所接收的数据时，指定彼此不 同的存储位置，用于存储所接收的数据的相同数据；执行DMA (直接存 储器访问)传送，用于向每个存储位置内写入所接收的数据；将在所述存 储位置内存储的每个所接收的数据格式化为用于产生发送数据的不同的发 送数据格式；并且，发送具有不同的发送数据格式的发送数据。按照本专利技术，因为通过向多个数据存储位置执行数据的DMA (直接 存储器访问)传送而在每个数据存储位置获得数据的所需要的拷贝，因此 在所述处理内不涉及CPU。因此，CPU的处理容量可以用于其他处理，并 且可以改善数据处理的效率。附图说明通过下面结合附图的详细说明，本专利技术的示例性特征和优点将变得明 显，其中图1是示出了按照本专利技术的示例性实施例的通信系统的系统结构图。图2是示出了本专利技术的示例性实施例的路由器的结构的结构框图。图3是图解在本专利技术的示例性实施例内的、其中从WAN向LAN传送数据的通信系统的说明图。图4是示出了本专利技术的示例性实施例的接收描述符和接收数据缓冲器 的说明图。图5是示出了本专利技术的示例性实施例的发送描述符和发送缓冲器的说 明图。图6是示出了由本专利技术的示例性实施例的路由器执行的所接收数据的 处理的说明图。图7是示出了本专利技术的示例性实施例的接收描述符的结构的说明图。 图8是图解由本专利技术的示例性实施例的路由器的所接收数据的优先级 处理的流程图。图9是图解将所接收的数据转换为发送数据的、在图8内示出的转换 处理的流程图。图10是图解由本专利技术的示例性实施例的路由器执行的所接收的数据 的处理的顺序图。图11是示出了向无线LAN和有线LAN发送数据的现有技术的处理 的说明图。图12是图解由现有技术的路由器执行的所接收数据的处理的顺序图。具体实施例方式现在参照附图详细说明本专利技术的示例性实施例。图1是示出了按照本专利技术的示例性实施例的通信系统的系统结构图。 在数据处理系统100内，具有复制所接收的数据的功能的路由器101与经 由无线LAN (局域网)接口 lll而执行通信的无线终端102相连接，与经 由有线LAN接口 112而执行通信的第一到第四有线终端103!至1034相连 接，并通过由电话线或者专用线构成的WAN (广域网)接口 113而与诸 如因特网之类的网络114相连接。图2是示出了本专利技术的示例性实施例的路由器101的结构的结构框图。路由器101包括CPU (中央处理单元)121，该CPU控制所述路由器 的每个部分。CPU 121与非易失性快闪ROM (快闪只读存储器)122和 RAM (随机存取存储器)123连接，所述ROM 122存储其控制程序，所 述ROM 123存储各种数据，诸如工作数据和通信数据。在快闪ROM 122 内存储的每个程序被适当地读出和存储在RAM 123内。CPU 121还与无线 单元124和有线LAN控制器125连接。CPU 121和无线单元124例如通过 PCI (外设部件互连)总线连接。无线单元124是与无线终端102执行符合IEEE (电气和电子工程师协 会)802.11的无线通信的设备。有线LAN控制器125是用于以太网(注 册商标)的控制器。有线LAN控制器125经由Mil (媒体独立接口) 126 和MDIO (管理数据输入/输出)127而与L2 (第二层)开关128的控制侧 连接。Mil 126是与MAC (媒体访问控制)层和物理层的接口， MDIO 127是由以太网(注册商标)协议定义的总线结构。有线LAN控制器125 经由Mil 131和MDIO 132与Ether PHY (快速以太网(注册商标)物理层 收发器)133的控制侧连接。所述Ether PHY通过以太网(注册商标)与 网络114连接。L2开关128按照所得知的MAC地址来切换分组的目的地。L2开关 128包括第一端口到第四端口 Pi至P4。第一端口 Pi经由第一连接器135和 有线LAN接口 112与第一有线终端103i连接。第二端口 P2经由第二连接 器136和有线LAN接口 112而与第二有线终端1032连接。第三端口 ^经 由第三连接器137和有线LAN接口 112与第三有线终端1033连接。第四 端口 P4经由第四连接器138和有线LAN接口 112与第四有线终端1034连 接。Ether PHY 133经由第五连接器139和WAN接口 113与网络114连 接。下面说明由在如上所述构造的数据处理系统100内的路由器101执行 的路由选择处理。例如，路由器101将由WAN接口 113接收的数据路由 选择到无线LAN (局域网)接口 lll和有线LAN接口 112。图3是图解其中从WAN向LAN传送数据的处理的图。由路由器本文档来自技高网...

【技术保护点】
一种数据处理设备，包括：　接收先入先出存储器，其依序暂时存储所接收的数据；　缓冲器管理单元，其读出在所述接收先入先出存储器内存储的所述所接收的数据，辨别是否需要多个相同的数据来传送所述所接收的数据，并且当需要所述多个相同的数据时搜索彼此不同的多个缓冲存储器区域；以及，　直接存储器访问控制电路，其向由所述缓冲器管理单元指定的每个所述缓冲器存储区域内写入从所述接收先入先出存储器读取的所述所接收的数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：加藤哲也，
申请(专利权)人：NEC爱克赛斯科技株式会社，
类型：发明
国别省市：JP[日本]