形成半导体器件的方法及半导体器件技术

在实施例中，一种形成半导体器件的方法包括：在源极/漏极区和栅极掩模上沉积保护层，栅极掩模设置在栅极结构上，栅极结构设置在衬底的沟道区上，沟道区邻接源极/漏极区；蚀刻穿过保护层的开口，开口暴露该源极/漏极区；在开口中和在保护层上沉积金属；对金属进行退火，以在源极/漏极区上形成金属半导体合金区；以及利用清洗工艺从开口去除金属的残留物，该保护层在清洗工艺期间覆盖栅极掩模。根据本申请的其他实施例，还提供了一种半导体器件。还提供了一种半导体器件。还提供了一种半导体器件。

【技术实现步骤摘要】
形成半导体器件的方法及半导体器件


[0001]本申请的实施例涉及形成半导体器件的方法以及半导体器件。

技术介绍

[0002]半导体器件用于各种电子应用中，诸如，例如，个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序地沉积绝缘层或介电层、导电层和半导体材料层，并使用光刻法图案化各材料层以在这些材料层上形成电路组件和元件来制造半导体器件。
[0003]半导体行业通过不断减少最小部件尺寸以不断提高各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，从而能让更多的组件集成到特定的区域内。然而，随着最小部件尺寸减小，出现了应解决的附加问题。

技术实现思路

[0004]根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在源极/漏极区和栅极掩模上沉积保护层，栅极掩模设置在栅极结构上，栅极结构设置在衬底的沟道区上，沟道区邻接源极/漏极区；蚀刻穿过保护层的开口，开口暴露源极/漏极区；在开口中和在保护层上沉积金属；对金属进行退火，以在源极/漏极区上形成金属半导体合金区；以及利用清洗工艺从开口去除金属的残留物，保护层在清洗工艺期间覆盖栅极掩模。
[0005]根据本申请的另一个实施例，提供了一种形成半导体器件的方法，包括：在源极/漏极区上沉积接触蚀刻停止层(CESL)；在接触蚀刻停止层上形成层间电介质(ILD)；形成穿过层间电介质和接触蚀刻停止层的接触开口，接触开口暴露源极/漏极区的顶表面和接触蚀刻停止层的侧壁；在形成接触开口之后，通过用各向同性蚀刻工艺蚀刻层间电介质来扩展接触开口；以及在接触开口中形成源极/漏极接触件。
[0006]根据本申请的又一个实施例，提供了一种半导体器件，包括：栅极结构，在衬底的沟道区上；栅极掩模，在栅极结构上；源极/漏极区，邻接沟道区；源极/漏极接触件，连接到源极/漏极区，源极/漏极接触件具有带有弯曲侧壁的上部部分和带有直侧壁的下部部分；以及接触间隔件，围绕源极/漏极接触件，接触间隔件接触栅极掩模的侧壁。
[0007]本申请的实施例涉及晶体管源极/漏极接触件及其形成方法。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1以三维视图示出了根据一些实施例的鳍式场效应晶体管(FinFET)的示例。
[0010]图2
‑
图21B是根据一些实施例的FinFET的制造中的中间阶段的视图。
[0011]图22A
‑
图22B是根据一些实施例的FinFET的视图。
具体实施方式
[0012]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0013]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0014]根据各种实施例，到源极/漏极区的接触开口最初被形成为较小宽度，并且然后在单独的蚀刻工艺中扩展为较大宽度。可以更好地控制接触开口的宽度，从而可以避免相邻源极/漏极区的短路。另外，保护层形成在接触开口中，并且用于在源极/漏极区上形成金属半导体合金区期间保护周围部件。因此可以提高制造产量。
[0015]图1示出了根据一些实施例的鳍式场效应晶体管(FinFET)的示例。图1是三维视图，其中为了说明清楚，省略了FinFET的一些部件。FinFET包括从衬底50(例如，半导体衬底)延伸的鳍52，鳍52充当FinFET的沟道区58。诸如浅槽隔离(STI)区的隔离区56设置在相邻的鳍52之间，鳍52可以从相邻的隔离区56之上和之间突出。尽管隔离区56被描述/示出为与衬底50分离，但是如本文所使用的，术语“衬底”可以指单独的半导体衬底或半导体衬底和隔离区的组合。另外，尽管鳍52的底部部分被示出为与衬底50是单一的连续材料，但是鳍52和/或衬底50的底部部分可包括单一材料或多种材料。在本文中，鳍52是指从相邻隔离区56之间延伸的部分。
[0016]栅极电介质112沿着鳍52的侧壁并且在鳍52的顶表面上方。栅电极114在栅极电介质112上方。外延源极/漏极区88相对于栅极电介质112和栅电极114设置在鳍52的相对侧。外延源极/漏极区88可以在各个鳍52之间共享。例如，相邻的外延源极/漏极区88可以电连接，例如通过外延生长聚结外延源极/漏极区88，或者通过将外延源极/漏极区88与相同的源极/漏极接触件耦合。
[0017]图1还示出了在后面的附图中使用的参考截面。截面A
‑
A
’
沿着鳍52的纵向轴线并且例如在FinFET的外延源极/漏极区88之间的电流流动方向上。截面B
‑
B'垂直于截面A
‑
A
’
并且延伸穿过FinFET的外延源极/漏极区88。为了清楚起见，随后的图涉及到这些参考截面。
[0018]本文讨论的一些实施例是在使用后栅极工艺形成的FinFET的背景下进行讨论的。在其他实施例中，可使用先栅极工艺。同样地，一些实施例预期平面器件中使用的方面，例如平面FET。
[0019]图2
‑
图21B是根据一些实施例的FinFET的制造中的中间阶段的视图。图2、3、和4是示出与图1三维视图相似的三维视图。图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图
13A、图14A、图15A、图16A、图17A、图18A、图19A、图20A和图21A是沿着与图1中的参考截面A
‑
A
’
类似的截面示出的截面图。图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B、图16B、图17B、图18B、图19B、图20B和图21B是沿着与图1中的参考截面B
‑
B'类似的截面示出的截面图。
[0020]在图2中，提供衬底50。衬底50可以是诸如体半导体、绝缘体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：在源极/漏极区和栅极掩模上沉积保护层，所述栅极掩模设置在栅极结构上，所述栅极结构设置在衬底的沟道区上，所述沟道区邻接所述源极/漏极区；蚀刻穿过所述保护层的开口，所述开口暴露所述源极/漏极区；在所述开口中和在所述保护层上沉积金属；对所述金属进行退火，以在所述源极/漏极区上形成金属半导体合金区；以及利用清洗工艺从所述开口去除所述金属的残留物，所述保护层在所述清洗工艺期间覆盖所述栅极掩模。2.根据权利要求1所述的方法，其中，所述清洗工艺包括使用稀氢氟酸执行湿法蚀刻，并且在所述湿法蚀刻期间不发生所述栅极掩模的蚀刻。3.根据权利要求1所述的方法，其中，所述源极/漏极区包括主层和精整层，所述方法还包括：蚀刻穿过所述源极/漏极区的所述精整层的所述开口，所述开口暴露所述源极/漏极区的所述主层。4.根据权利要求3所述的方法，其中，所述保护层包括氮化硅，并且蚀刻所述开口包括使用硫化羰执行干法蚀刻。5.根据权利要求4所述的方法，其中，在所述干法蚀刻期间不发生对所述源极/漏极区的所述主层的蚀刻。6.根据权利要求1所述的方法，其中，所述保护层的厚度在1nm至3nm的范围内。7.根据权利要求1所述的方法，还包括：在所述源极/漏...

【专利技术属性】
技术研发人员：吴泱澄，陈筠桦，谢文国，林焕哲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：