电源管理电路及其系统技术方案

本发明专利技术涉及一种电源管理电路及其系统，该电源管理电路包括M

【技术实现步骤摘要】
converter)或小于或等于N个低压差稳压器(low
‑
dropout regulator,LDO regulator)，以通过该小于或等于N个直流
‑
直流转换器或该小于或等于N个低压差稳压器分别耦接且供电至该第N行运算单元至第1行运算单元中的各该第M列的运算单元。
[0012]在一实施例中，各该N
‑
1个连接界面包括传输至该对应运算单元的单向电路以及从该对应运算单元传输的单向电路。
[0013]在另一实施例中，各该N
‑
1个连接界面包括传输至该对应运算单元与从该对应运算单元传输的双向电路。
[0014]在一实施例中，该对应运算单元包括第1列运算单元中的第N行运算单元至第2行运算单元。
[0015]在一实施例中，第1行运算单元中的各运算单元的一端耦接至接地。
[0016]在一实施例中，当该M
×
N个运算单元的任一者需要进行输入/输出传输时，该第二供电单元仅供电该任一者。
[0017]本专利技术的电源管理系统，包括：M
×
N个运算单元，其中，M及N皆为大于1的自然数；第一供电单元，其耦接且供电至该M
×
N个运算单元中的第N行运算单元，其中，该第N行运算单元分别耦接及供电至该第N
‑
1行运算单元；第二供电单元，其耦接且供电至该M
×
N个运算单元；N
‑
1个连接界面，其分别耦接至该M
×
N个运算单元中的第1列的对应运算单元；以及，处理器，其耦接至该N
‑
1个连接界面。
[0018]在一实施例中，该处理器通过多个输入/输出端的N
‑
1个输入/输出端分别耦接至该N
‑
1个连接界面，而该处理器通过多个输入/输出端的另一输入/输出端直接耦接至第1列第1行的运算单元。
[0019]在另一实施例中，该处理器通过单一输入/输出端耦接至该N
‑
1个连接界面及第1列第1行的运算单元。
[0020]在一实施例中，各该N
‑
1个连接界面包括从该处理器传输至该对应运算单元的单向电路以及从该对应运算单元传输至该处理器的单向电路。
[0021]在另一实施例中，各该N
‑
1个连接界面包括在该处理器与该对应运算单元之间传输的双向电路。
[0022]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明。在以下描述内容中将部分阐述本专利技术的额外特征及优点，且这些特征及优点将部分自所述描述内容显而易见，或可经由对本专利技术的实践习得。应理解，前文一般描述与以下详细描述两者均仅为例示性及解释性的，且不欲约束本专利技术所主张的范围。
附图说明
[0023]图1依据本专利技术的实施例，显示本专利技术的电源管理电路及其系统的示意图。
[0024]图2依据本专利技术的另一实施例，显示本专利技术的电源管理电路及其系统的示意图。
[0025]图3依据本专利技术的实施例，显示本专利技术的电源管理电路及其系统的连接界面的电路示意图。
[0026]图4依据本专利技术的另一实施例，显示本专利技术的电源管理电路及其系统的连接界面的电路示意图。
[0027]图5A依据本专利技术的实施例，显示本专利技术的具有单一电源的主供电单元的示意图。
[0028]图5B依据本专利技术的另一实施例，显示本专利技术的具有M个电源的主供电单元的示意图。
[0029]图6显示本专利技术的电源管理电路及其系统的输入/输出供电单元的示意图。
[0030]附图标记说明
[0031]10、20
ꢀꢀꢀꢀꢀꢀ
M
×
N个运算单元
[0032]12、22
ꢀꢀꢀꢀꢀꢀ
主供电单元
[0033]14、24
ꢀꢀꢀꢀꢀꢀ
输入/输出供电单元
[0034]142、242
ꢀꢀꢀꢀ
直流
‑
直流转换器、低压差稳压器
[0035]144、244
ꢀꢀꢀꢀ
电源
[0036]16、26
ꢀꢀꢀꢀꢀꢀ
连接界面
[0037]162、262
ꢀꢀꢀꢀ
从处理器传输至运算单元的单向电路
[0038]164、264
ꢀꢀꢀꢀ
从运算单元传输至处理器的单向电路
[0039]166、266
ꢀꢀꢀꢀ
双向电路
[0040]18、28
ꢀꢀꢀꢀꢀꢀ
处理器。
具体实施方式
[0041]以下经由特定的具体实施例加以说明本专利技术的实施方式，而本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点和功效，亦可经由其他不同的具体实施例加以施行或应用。
[0042]本专利技术提出一种电源管理电路及其系统，该电源管理电路及其系统适用于二维加速芯片(包含多个运算单元)的电源管理及供应，主要是能有效地供应电源至二维运算单元，并且大幅地减少与二维运算单元相连接的连接界面的数量，从而提高电源及数据传输效能。
[0043]依据本专利技术的实施例，图1显示本专利技术的电源管理电路及其系统的示意图。如图1所示，本专利技术的电源管理电路及其系统至少包括M
×
N个运算单元10、主供电单元12(也称为第一供电单元)、输入/输出供电单元14(亦称为第二供电单元)、N
‑
1个连接界面16以及处理器18。
[0044]依据本专利技术的实施例，如图1所示，M
×
N个运算单元10包括M列(column)运算单元及N行(row)运算单元，M列运算单元及N行运算单元的排行方式并非限制本专利技术，其中，M及N皆为大于1的自然数，主供电单元12耦接且供电至M
×
N个运算单元10中的第N行运算单元(即(1,N)至(M,N)运算单元)，第N行运算单元分别耦接及供电至第N
‑
1行运算单元(即(1,N
‑
1)至(M,N
‑
1)运算单元)，并依此类推，第2行运算单元(即(1,2)至(M,2)运算单元)分别耦接及供电至第1行运算单元(即(1,1)至(M,1)运算单元)。输入/输出供电单元14耦接且供应电流至M
×
N个运算单元10，而N
‑
1个连接界面16则分别耦接至该M
×
N个运算单元中的第1列的对应运算单元。此外，处理器18耦接至N
‑
1个连接界面16，其中，该对应运算单元为第1列运算单元中的第N行运算单元至第2行运算单元(即(1,N)至(1,2)运算单元)。
[0045]如图1所示，依据本专利技术的实施例，处理器通过多个输入/输出端(I/O)的N
‑
1个输入/输出端分别耦接至N
‑
1个连接界面16，而处理器18通过多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源管理电路，其特征在于，包括：M
×
N个运算单元，其中，M及N皆为大于1的自然数；第一供电单元，其供电至该M
×
N个运算单元中的第N行运算单元，其中，该第N行运算单元分别供电至该第N
‑
1行运算单元；第二供电单元，其供电至该M
×
N个运算单元；以及N
‑
1个连接界面，其分别耦接至该M
×
N个运算单元中的第1列的对应运算单元。2.如权利要求1所述的电源管理电路，其特征在于，该第一供电单元包括单一电源，以通过该单一电源供电至该第N行运算单元的第1列运算单元至第M列运算单元，或者，该第一供电单元包括小于或等于M个电源，以通过该小于或等于M个电源分别供电至该第N行运算单元的第1列运算单元至第M列运算单元。3.如权利要求1所述的电源管理电路，其特征在于，该第二供电单元包括小于或等于N个直流
‑
直流转换器或小于或等于N个低压差稳压器，以通过该小于或等于N个直流
‑
直流转换器或该小于或等于N个低压差稳压器分别供电至该第N行运算单元至第1行运算单元中的各该第M列运算单元。4.如权利要求1所述的电源管理电路，其特征在于，各该N
‑
1个连接界面包括传输至该对应运算单元的单向电路以及从该对应运算单元传输的单向电路，或者，各该N
‑
1个连接界面包括传输至该对应运算单元与从该对应运算单元传输的双向电路。5.如权利要求1所述的电源管理电路，其特征在于，该对应运算单元包括第1列运算单元中的第N行运算单元至第2行运算单元。...

【专利技术属性】
技术研发人员：詹凯程，
申请(专利权)人：威强电工业电脑股份有限公司，
类型：发明
国别省市：