阵列基板及其制备方法、显示面板技术

本申请实施例公开了一种阵列基板及其制备方法、显示面板，该阵列基板包括：衬底；导电薄膜层，设置在衬底上；第一遮光层、第二遮光层和第三遮光层，第一遮光层、第二遮光层和第三遮光层均设置在导电薄膜层远离衬底一侧，第一遮光层和第二遮光层在衬底的正投影区域位于导电薄膜层在衬底的正投影区域内，第一遮光层和第二遮光层均为导体材料；阵列器件层，阵列器件层中的一个像素单元包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，第一遮光层位于衬底与第一薄膜晶体管之间，第二遮光层位于衬底与第二薄膜晶体管之间，第三遮光层位于衬底与第三薄膜晶体管之间。本申请避免了连接第一遮光层和第二遮光层的金属走线与其他金属走线短路。属走线短路。属走线短路。

【技术实现步骤摘要】
阵列基板及其制备方法、显示面板


[0001]本申请属于显示
，尤其涉及一种阵列基板及其制备方法、显示面板。

技术介绍

[0002]光照会影响显示面板中氧化物半导体薄膜晶体管的稳定性，为解决此问题，传统的技术方案通常会在氧化物半导体薄膜晶体管的底部增加遮光层，对氧化物半导体薄膜晶体管进行遮光，以提升氧化物半导体薄膜晶体管的稳定性。
[0003]驱动架构为3T1C的显示面板中的一个像素单元包含三个薄膜晶体管，传统的技术方案通常会在这三个薄膜晶体管的下方增加遮光层进行遮光，这三个薄膜晶体管中，除驱动薄膜晶体管以外的其他两个薄膜晶体管对应的遮光层通过金属走线直接连接，并通过与遮光层同层的金属走线引出，并接入一给定电位，此方法虽避免了两个薄膜晶体管之间的阈值电压偏移，但二者之间的金属走线易与其他信号线发生短路。

技术实现思路

[0004]本申请实施例提供一种阵列基板及其制备方法、显示面板，避免了连接第一遮光层和第二遮光层的金属走线与其他金属走线短路。
[0005]第一方面，本申请实施例提供一种阵列基板，包括：
[0006]衬底；
[0007]导电薄膜层，设置在所述衬底上；
[0008]第一遮光层、第二遮光层和第三遮光层，所述第一遮光层、所述第二遮光层和所述第三遮光层均设置在所述导电薄膜层远离所述衬底一侧，所述第一遮光层和所述第二遮光层在所述衬底的正投影区域位于所述导电薄膜层在所述衬底的正投影区域内，所述第一遮光层和所述第二遮光层均为导体材料；
[0009]阵列器件层，所述阵列器件层中的一个像素单元包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一遮光层位于所述衬底与所述第一薄膜晶体管之间，所述第二遮光层位于所述衬底与所述第二薄膜晶体管之间，所述第三遮光层位于所述衬底与所述第三薄膜晶体管之间。
[0010]可选的，在一些实施例中，所述阵列基板还包括第一平坦层，所述第一平坦层设置在所述导电薄膜层与所述第三遮光层之间，所述第三遮光层在所述衬底的正投影区域位于所述第一平坦层在所述衬底的正投影区域内。
[0011]可选的，在一些实施例中，所述第一平坦层分别与所述第一遮光层和所述第二遮光层在所述导电薄膜层上同层设置，所述第一遮光层、所述第二遮光层以及所述第一平坦层在所述衬底的正投影区域之和小于或等于所述导电薄膜层在所述衬底的正投影区域。
[0012]可选的，在一些实施例中，所述导电薄膜层在远离所述衬底一侧设置有凹槽，所述第三遮光层在所述衬底的正投影区域位于所述凹槽在所述衬底的正投影区域内。
[0013]可选的，在一些实施例中，所述凹槽的深度小于所述导电薄膜层的厚度。
[0014]可选的，在一些实施例中，所述导电薄膜层与位于所述阵列基板的外围区的公共电压输入端连接。
[0015]可选的，在一些实施例中，所述导电薄膜层的材料为氧化铟锡。
[0016]可选的，在一些实施例中，所述衬底基板还包括栅极绝缘层和第二平坦层，所述栅极绝缘层设置在所述导电薄膜层上，所述栅极绝缘层覆盖所述第一遮光层、所述第二遮光层、所述第三遮光层以及所述第一平坦层，所述第二平坦层设置在所述栅极绝缘层上。
[0017]第二方面，本申请实施例还提供一种阵列基板的制备方法，包括：
[0018]提供一衬底；
[0019]在所述衬底上形成导电薄膜层；
[0020]在所述导电薄膜层远离所述衬底一侧形成第一遮光层、第二遮光层和第三遮光层，其中，所述第一遮光层和所述第二遮光层在所述衬底的正投影区域位于所述导电薄膜层在所述衬底的正投影区域内，所述第一遮光层和所述第二遮光层均为导体材料；
[0021]在所述第一遮光层、第二遮光层和第三遮光层上形成阵列器件层，所述阵列器件层中的一个像素单元包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一遮光层位于所述衬底与所述第一薄膜晶体管之间，所述第二遮光层位于所述衬底与所述第二薄膜晶体管之间，所述第三遮光层位于所述衬底与所述第三薄膜晶体管之间。
[0022]可选的，在一些实施例中，所述方法还包括：
[0023]在所述导电薄膜层上形成第一平坦层，其中，所述第一平坦层设置在所述导电薄膜层与所述第三遮光层之间，所述第三遮光层在所述衬底的正投影区域位于所述第一平坦层在所述衬底的正投影区域内。
[0024]可选的，在一些实施例中，在所述导电薄膜层远离所述衬底一侧形成第一遮光层、第二遮光层和第三遮光层之后，所述方法还包括：
[0025]在所述导电薄膜层上形成栅极绝缘层，其中，所述栅极绝缘层覆盖所述第一遮光层、所述第二遮光层、所述第三遮光层以及所述第一平坦层；
[0026]在所述栅极绝缘层上形成第二平坦层。
[0027]第三方面，本申请实施例还提供一种显示面板，包括如上任一项所述的阵列基板。
[0028]本申请实施例提供的阵列基板包括：衬底；导电薄膜层，设置在衬底上；第一遮光层、第二遮光层和第三遮光层，第一遮光层、第二遮光层和第三遮光层均设置在导电薄膜层远离衬底一侧，第一遮光层和第二遮光层在衬底的正投影区域位于导电薄膜层在衬底的正投影区域内，第一遮光层和第二遮光层均为导体材料；阵列器件层，阵列器件层中的一个像素单元包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，第一遮光层位于衬底与第一薄膜晶体管之间，第二遮光层位于衬底与第二薄膜晶体管之间，第三遮光层位于衬底与第三薄膜晶体管之间。本申请中第一遮光层和第二遮光层为导电材料，因此可通过导电薄膜层实现电性连接，避免了连接第一遮光层和第二遮光层的金属走线与其他金属走线短路。
附图说明
[0029]图1是本申请实施例提供的相关技术中阵列基板的第一种结构示意图。
[0030]图2是本申请实施例提供的相关技术中阵列基板的第二种结构示意图。
[0031]图3是本申请实施例提供的阵列基板的第一种结构示意图。
[0032]图4是本申请实施例提供的阵列基板的第二种结构示意图。
[0033]图5是本申请实施例提供的阵列基板的第三种结构示意图。
[0034]图6是本申请实施例提供的阵列基板的第四种结构示意图。
[0035]图7是本申请实施例提供的阵列基板的制备方法的流程示意图。
具体实施方式
[0036]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0037]除非另外定义，本公开使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底；导电薄膜层，设置在所述衬底上；第一遮光层、第二遮光层和第三遮光层，所述第一遮光层、所述第二遮光层和所述第三遮光层均设置在所述导电薄膜层远离所述衬底一侧，所述第一遮光层和所述第二遮光层在所述衬底的正投影区域位于所述导电薄膜层在所述衬底的正投影区域内，所述第一遮光层和所述第二遮光层均为导体材料；阵列器件层，所述阵列器件层中的一个像素单元包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，所述第一遮光层位于所述衬底与所述第一薄膜晶体管之间，所述第二遮光层位于所述衬底与所述第二薄膜晶体管之间，所述第三遮光层位于所述衬底与所述第三薄膜晶体管之间。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一平坦层，所述第一平坦层设置在所述导电薄膜层与所述第三遮光层之间，所述第三遮光层在所述衬底的正投影区域位于所述第一平坦层在所述衬底的正投影区域内。3.根据权利要求2所述的阵列基板，其特征在于，所述第一平坦层分别与所述第一遮光层和所述第二遮光层在所述导电薄膜层上同层设置，所述第一遮光层、所述第二遮光层以及所述第一平坦层在所述衬底的正投影区域之和小于或等于所述导电薄膜层在所述衬底的正投影区域。4.根据权利要求1所述的阵列基板，其特征在于，所述导电薄膜层在远离所述衬底一侧设置有凹槽，所述第三遮光层在所述衬底的正投影区域位于所述凹槽在所述衬底的正投影区域内。5.根据权利要求4所述的阵列基板，其特征在于，所述凹槽的深度小于所述导电薄膜层的厚度。6.根据权利要求1所述的阵列基板，其特征在于，所述导电薄膜层与位于所述阵列基板的外围区的公共电压输入端连接。7.根据权利要求1至6任一项所述的阵列基板，其特征在于，所述导电薄膜层的材料为氧化铟锡。8.根据权利要...

【专利技术属性】
技术研发人员：胡亮，刘斌，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：