一种像素电路及其驱动方法、平板探测器技术

本发明专利技术实施例提供了像素电路及其驱动方法、平板探测器，像素电路包括：第一薄膜晶体管的栅极与复位电压线连接，第一薄膜晶体管的源极与第一电容的第一端、第二电容的第一端以及光敏二极管的负极连接；第一薄膜晶体管的漏极与参考电压线连接；第一电容的第二端与光敏二极管的正极，偏置电压线连接；第二电容的第二端与第四薄膜晶体管的栅极、第五薄膜晶体管的源极连接；第四薄膜晶体管的源极与第五薄膜晶体管的漏极连接，第四薄膜晶体管的漏极与第三薄膜晶体管的源极连接；第三薄膜晶体管的漏极与输出信号线连接；第二薄膜晶体管的漏极与第四薄膜晶体管的源极连接。本发明专利技术能够避免像素电路受到源极跟随器阈值电压及其漂移产生的影响。影响。影响。

【技术实现步骤摘要】
一种像素电路及其驱动方法、平板探测器


[0001]本专利技术涉及显示
，尤其涉及一种像素电路及其驱动方法、平板探测器。

技术介绍

[0002]目前，应用于医疗成像、安检以及工业探测等多个领域的平板探测器，主要采用非晶硅(a
‑
Si)薄膜晶体管(TFT)技术。平板探测器的像素电路包括无源像素传感器(Passive Pixel Sensor，PPS)和有源像素传感器(Active Pixel Sensor，APS)结构。其中，PPS一般地由一个光敏二极管和一个TFT开关组成，而APS包含多个TFT开关。与PPS相比，APS结构具有更好的信噪比，此外，在APS中，使源极跟随器工作在饱和区，具有放大输出电流信号变化值的作用，因而APS平板探测器曝光图像只需要较低的X光的剂量。
[0003]参照图1，为现有技术提供的一种3T
‑
APS，包括3个薄膜晶体管，参照图2，为现有技术提供的另一种4T
‑
APS，包括4个薄膜晶体管；其中，3T
‑
APS和4T
‑
APS由于源极跟随器(图1和图2中的T2)的存在，使APS的输出信号Iout会受到T2阈值电压及其漂移的影响，进而对平板探测器的图像质量造成干扰。

技术实现思路

[0004]本专利技术提供一种像素电路，以解决现有的像素电路由于源极跟随器的阈值电压的影响，进而对平板探测器的图像质量造成干扰的问题。
[0005]本专利技术第一方面提供了一种像素电路，该像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容、第二电容以及光敏二极管；
[0006]其中，所述第一薄膜晶体管的栅极与复位电压线连接，所述第一薄膜晶体管的源极分别与第一电容的第一端、所述第二电容的第一端以及所述光敏二极管的负极连接；所述第一薄膜晶体管的漏极与参考电压线连接；
[0007]所述第一电容的第二端分别与所述光敏二极管的正极，以及偏置电压线连接；
[0008]所述第二电容的第二端分别与所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的源极连接；
[0009]所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接；所述第三薄膜晶体管的漏极与输出信号线连接；
[0010]所述第二薄膜晶体管的源极与电源连接，所述第二薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接。
[0011]可选地，所述第二薄膜晶体管的栅极与第一导通电压信号线连接；所述第一导通电压信号线提供的第一导通电压信号控制所述第二薄膜晶体管处于导通或者关断状态；
[0012]所述第三薄膜晶体管的栅极与第二导通电压信号线连接；所述第二导通电压信号线提供的第二导通电压信号控制所述第三薄膜晶体管处于导通或者关断状态；
[0013]所述第五薄膜晶体管的栅极与第三导通电压信号线连接；所述第三导通电压信号线提供的第三导通电压信号控制所述第五薄膜晶体管处于导通或者关断状态。
[0014]可选地，所述复位电压线提供的复位电压用于控制所述第一薄膜晶体管导通，使所述第一薄膜晶体管的源极的电压复位为所述参考电压。
[0015]可选地，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及第五薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
[0016]本专利技术第二方面提供一种像素电路的驱动方法，应用于上述任意一项所述的像素电路，所述方法包括：
[0017]复位阶段，控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管导通；
[0018]补偿阶段，控制所述第一薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管导通，并且控制所述第二薄膜晶体管关断；
[0019]积分阶段，控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管关断，使所述光敏二极管曝光积分、并且对所述第一电容和所述第二电容充电；
[0020]读取阶段，控制所述第二薄膜晶体管和所述第三薄膜晶体管导通，并控制所述第一薄膜晶体管和所述第五薄膜晶体管关断，读取所述第三薄膜晶体管的漏极处的电流值。
[0021]可选地，在所述复位阶段，所述第一薄膜晶体管的源极的电位为所述参考电压线提供的参考电压，所述第二薄膜晶体管的漏极以及所述第二电容的第二端的电位均为所述电源提供的电源电压。
[0022]可选地，在所述补偿阶段，所述第一薄膜晶体管的源极的电位为所述参考电压线提供的参考电压，所述第二薄膜晶体管的漏极以及所述第二电容的第二端的电位均为所述第四薄膜晶体管的阈值电压。
[0023]可选地，在所述积分阶段，所述第一薄膜晶体管的源极的电位为所述参考电压线提供的参考电压和所述光敏二极管的电压差之和，所述第二电容的第二端的电位为所述第四薄膜晶体管的阈值电压与所述光敏二极管的电压差之和。
[0024]可选地，在所述读取阶段，当所述第二电容的第二端的电位为所述阈值电压时，结束所述读取阶段。
[0025]本专利技术第三方面提供一种平板探测器，包括如第一方面任意一项所述的像素电路。
[0026]本专利技术实施例提供了一种像素电路，包括：所述像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容、第二电容以及光敏二极管；其中，所述第一薄膜晶体管的栅极与复位电压线连接，所述第一薄膜晶体管的源极分别与第一电容的第一端、所述第二电容的第一端以及所述光敏二极管的负极连接；所述第一薄膜晶体管的漏极与参考电压线连接；所述第一电容的第二端分别与所述光敏二极管的正极，以及偏置电压线连接；所述第二电容的第二端分别与所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的源极连接；所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接；所述第三薄膜晶体管的漏极与输出信号线连接；所述第二薄膜晶体管的源极与电源连接，所述
第二薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接。本专利技术实施例提供的像素电路，采用五个薄膜晶体管，实现第五薄膜晶体管导通后，光敏二极管的阴极在曝光积分前保持源极跟随器(第四薄膜晶体管)的阈值电压大小，并且能够在读取阶段主动扣除阈值电压，避免像素电路受到源极跟随器阈值电压及其漂移产生的影响。
附图说明
[0027]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是现有技术的一种像素电路的示意图；
[0029]图2是现有技术的另一种像素电路的示意图；
[0030]图3是本专利技术实施例提供的一种像素电路的示意图；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容、第二电容以及光敏二极管；其中，所述第一薄膜晶体管的栅极与复位电压线连接，所述第一薄膜晶体管的源极分别与第一电容的第一端、所述第二电容的第一端以及所述光敏二极管的负极连接；所述第一薄膜晶体管的漏极与参考电压线连接；所述第一电容的第二端分别与所述光敏二极管的正极，以及偏置电压线连接；所述第二电容的第二端分别与所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的源极连接；所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接；所述第三薄膜晶体管的漏极与输出信号线连接；所述第二薄膜晶体管的源极与电源连接，所述第二薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接。2.根据权利要求1所述的像素电路，其特征在于，所述第二薄膜晶体管的栅极与第一导通电压信号线连接；所述第一导通电压信号线提供的第一导通电压信号控制所述第二薄膜晶体管处于导通或者关断状态；所述第三薄膜晶体管的栅极与第二导通电压信号线连接；所述第二导通电压信号线提供的第二导通电压信号控制所述第三薄膜晶体管处于导通或者关断状态；所述第五薄膜晶体管的栅极与第三导通电压信号线连接；所述第三导通电压信号线提供的第三导通电压信号控制所述第五薄膜晶体管处于导通或者关断状态。3.根据权利要求1所述的像素电路，其特征在于，所述复位电压线提供的复位电压用于控制所述第一薄膜晶体管导通，使所述第一薄膜晶体管的源极的电压复位为所述参考电压。4.根据权利要求1所述的像素电路，其特征在于，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及第五薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。5.一种像素电路...

【专利技术属性】
技术研发人员：陈超，徐帅，范路遥，杜小倩，许彬彬，赵斌，张晔，吴俊宇，张文宸，赵镇乾，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：