一种精度可调二倍频电路结构制造技术

本实用新型专利技术属于倍频电路设计技术领域，具体提供一种精度可调二倍频电路结构，包括：可编程延时单元、倍频器、伪反相器及电荷泵；时钟源信号先经过可编程延时单元进行占空比粗调，然后经过倍频器进行信号倍频得到倍频时钟信号，最后将所述倍频时钟信号作为输入信号输入至伪反相器；所述伪反相器用于将所述输入信号处理后输出占空比为50％的时钟信号；所述电荷泵与所述伪反相器的输出端连接，用以检测输入时钟信号的占空比，并反馈调节所述伪反相器以辅助调节所述伪反相器输出占空比为50％的时钟信号。该方案具备结构简单、频率可调整范围比较宽、低功耗以及占空比可调的特点，在低功耗、高精度、高速的应用下均能够起到不可或缺的作用。的作用。的作用。

【技术实现步骤摘要】
一种精度可调二倍频电路结构


[0001]本技术涉及倍频电路设计
，更具体地，涉及一种精度可调二倍频电路结构。

技术介绍

[0002]倍频器(Frequency Double)是目前用以将时钟信号进行频率倍增的主要结构形式，是模拟系统与数字系统中提供系统时钟的关键部件，其基于参考时钟产生高速，高精度，宽校准范围的输出倍频时钟，并通过占空比调节环路的加持，能够使得倍频时钟的占空比稳定在50％，由于其在精度、速度、功耗和成本方面具有综合优势，被广泛应用于工业控制、通信、导航以微处理器等科学研究领域。
[0003]传统的倍频器的实现方式之一是锁相环法，这种方法可以将输入频率进行多倍放大，并且也具备较高的集成度，但仅仅是应用于对输入频率进行二倍频处理显然硬件消耗过大、IP面积过大、功耗过大。倍频的另一种方法是谐波选择法，这种方法的最大优点是得到的频率基准源的相位噪声，但这种方法存在明显的技术难度，就是频率不容易做到很高的倍数，且需要采用电感等有源器件，不适用于传统的微处理器的芯片设计。

技术实现思路

[0004]本技术针对现有技术中存在的传统的倍频器的实现方式性价比低的技术问题。
[0005]本技术提供了一种精度可调二倍频电路结构，包括：可编程延时单元、倍频器、伪反相器及电荷泵；
[0006]时钟源信号先经过可编程延时单元进行占空比粗调，然后经过倍频器进行信号倍频得到倍频时钟信号，最后将所述倍频时钟信号作为输入信号输入至伪反相器；
[0007]所述伪反相器用于将所述输入信号处理后输出占空比为50％的时钟信号；
[0008]所述电荷泵与所述伪反相器的输出端连接，用以检测输入时钟信号的占空比，并反馈调节所述伪反相器以辅助调节所述伪反相器输出占空比为50％的时钟信号。
[0009]优选地，所述二倍频电路结构还包括反向分流电路，所述反向分流电路包括反相器和传输门，将时钟源信号分成两路分别经过反相器和传输门，然后分别通过可编程延时单元进行占空比粗调，最后通过所述倍频器进行信号倍频得到倍频时钟信号。
[0010]优选地，所述伪反相器包括晶体管MN1及晶体管MP1；
[0011]所述倍频时钟信号分别接入至晶体管MN1及晶体管MP1的栅极，晶体管MN1的漏极与晶体管MN1的漏极连接后作为输出端。
[0012]优选地，所述伪反相器还包括电阻R1及电阻R2；
[0013]所述倍频时钟信号分别接入至晶体管MN1及晶体管MP1的栅极，晶体管MN1的漏极与电阻R2连接，晶体管MN1的源极接地，晶体管MP1的源极接电源，晶体管MN1的漏极与电阻R1连接，电阻R1与电阻R2并接后分别接晶体管MN2及晶体管MP2的栅极。
[0014]优选地，所述电荷泵采用共源共栅型电流镜用以镜像电流。
[0015]优选地，所述电荷泵包括晶体管MN2及晶体管MP2；
[0016]所述晶体管MN2及晶体管MP2的栅极连接以接入所述伪反相器的输出端，晶体管MN2的漏极与晶体管MP2的漏极连接后输出，晶体管MN2的源极接地，晶体管MP2的源极接电源。
[0017]优选地，所述电荷泵还包括电阻R3和电阻R4；
[0018]所述晶体管MN2的漏极与电阻R4连接，晶体管MN2的源极接地，晶体管MP2的源极接电源，晶体管MP2的漏极与电阻R3连接，电阻R3与电阻R4并接后输出；
[0019]电阻R1与电阻R2并接后通过电容C1接地，电阻R3与电阻R4并接后通过电容C2接地。
[0020]优选地，所述二倍频电路结构还包括反馈电路，所述反馈电路包括晶体管MN0及晶体管MP0，晶体管MN0的源极接地，晶体管MN0漏极与晶体管MN1的源极连接，晶体管MP0的漏极与晶体管MP1的源极连接，晶体管MP0的源极接电源；
[0021]晶体管MN2的漏极与晶体管MP2的漏极连接后输出形成反馈控制电压信号VC，所述反馈控制电压信号VC接入至晶体管MN0的栅极及晶体管MP0的栅极。
[0022]优选地，所述倍频器用于先将经过占空比粗调后存在延迟的时钟信号去反后，再原时钟进行或非操作，最后得到频率为时钟源信号频率两倍的延迟时钟。
[0023]优选地，所述倍频时钟信号的占空比范围在30％至70％区间内。
[0024]有益效果：本技术提供的一种精度可调二倍频电路结构，包括：可编程延时单元、倍频器、伪反相器及电荷泵；时钟源信号先经过可编程延时单元进行占空比粗调，然后经过倍频器进行信号倍频得到倍频时钟信号，最后将所述倍频时钟信号作为输入信号输入至伪反相器；所述伪反相器用于将所述输入信号处理后输出占空比为50％的时钟信号；所述电荷泵与所述伪反相器的输出端连接，用以检测输入时钟信号的占空比，并反馈调节所述伪反相器以辅助调节所述伪反相器输出占空比为50％的时钟信号。第一部分的电路不存在静态功耗，而第二部分中仅有电荷泵的电流镜偏置需要静态电流，故总功耗较低；整个电路结构规模较小，故总面积较小，电路结构简单；通过数模混合共同调节输出信号的占空比，故可以使输出的占空比能够稳定在50％左右，满足应用要求；所处理的时钟信号均来源于相位噪声低、稳定性好的晶振，故最终的输出倍频时钟的频率也依旧稳定且相位噪声低。
[0025]该方案采用可编程延时单元与数字逻辑单元，有效的对输入时钟信号进行倍频操作，同时对倍频时钟信号的占空比进行了粗调，更大程度上，加快了模拟系统的操作时间，以及减轻了模拟系统的调节占空比范围过大所引入的额外的硬件开销。具备结构简单、频率可调整范围比较宽、低功耗以及占空比可调的特点，在低功耗、高精度、高速的应用下均能够起到不可或缺的作用。
附图说明
[0026]图1为本技术提供的一种精度可调二倍频电路结构设计原理图；
[0027]图2为本技术提供的可编程延时单元的功能原理图；
[0028]图3为本技术提供的可编程延时单元的电路设计原理图；
[0029]图4为本技术提供的倍频器的数字电路部分原理图；
Adjust)。
[0043]在第一个部分的电路中主要负责将输入的时钟信号先后经过可编程延时单元和倍频器。通过可编程延时单元对时钟信号进行占空比粗调后，然后经过倍频器对时钟信号进行倍频得到相应的倍频时钟信号，并且该倍频时钟信号的占空比大约处于30％至70％区间内。经过占空比粗调后的倍频时钟信号可以减轻后续电路设计的难度。
[0044]在第二个部分的电路中主要负责将经过占空比粗调后和倍频后的倍频时钟信号进行更进一步的占空比细调，并最终将细调完成后的时钟信号经过驱动后输出，完成整个过程。在下文中将分别将这两个部分中的关键过程进行详细的阐述。
[0045]图1中的第一个部分可以按照功能划分为两个电路，其一为可编程延时产生电路部分，即可编程延时单元，见图2；另一个为输入时钟二倍频的数字电路部分，即倍频器，见图4。接下来对该部分进行详细说明。
[0046]图2中，输入端口本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种精度可调二倍频电路结构，其特征在于，包括：可编程延时单元、倍频器、伪反相器及电荷泵；时钟源信号先经过可编程延时单元进行占空比粗调，然后经过倍频器进行信号倍频得到倍频时钟信号，最后将所述倍频时钟信号作为输入信号输入至伪反相器；所述伪反相器用于将所述输入信号处理后输出占空比为50％的时钟信号；所述电荷泵与所述伪反相器的输出端连接，用以检测输入时钟信号的占空比，并反馈调节所述伪反相器以辅助调节所述伪反相器输出占空比为50％的时钟信号。2.根据权利要求1所述的精度可调二倍频电路结构，其特征在于，所述二倍频电路结构还包括反向分流电路，所述反向分流电路包括反相器和传输门，将时钟源信号分成两路分别经过反相器和传输门，然后分别通过可编程延时单元进行占空比粗调，最后通过所述倍频器进行信号倍频得到倍频时钟信号。3.根据权利要求1所述的精度可调二倍频电路结构，其特征在于，所述伪反相器包括晶体管MN1及晶体管MP1；所述倍频时钟信号分别接入至晶体管MN1及晶体管MP1的栅极，晶体管MN1的漏极与晶体管MN1的漏极连接后作为输出端。4.根据权利要求3所述的精度可调二倍频电路结构，其特征在于，所述伪反相器还包括电阻R1及电阻R2；所述倍频时钟信号分别接入至晶体管MN1及晶体管MP1的栅极，晶体管MN1的漏极与电阻R2连接，晶体管MN1的源极接地，晶体管MP1的源极接电源，晶体管MN1的漏极与电阻R1连接，电阻R1与电阻R2并接后分别接晶体管MN2及晶体管MP2的栅极。5.根据权利要求3所述的精度可调二倍频电路结构，其特征在于，所述电荷泵采用共源共栅型电流镜用...

【专利技术属性】
技术研发人员：陈肃，夏建宝，陈志明，田杰峰，彭河锦，钟旭恒，
申请(专利权)人：厦门澎湃微电子有限公司，
类型：新型
国别省市：