处理器、芯片、电子设备及数据处理方法技术

本公开实施例提供一种处理器、芯片、电子设备及数据处理方法，所述处理器包括：第一寄存器堆，所述第一寄存器堆包括至少一个第一寄存器组以及至少一个第二寄存器组，所述第一寄存器组和所述第二寄存器组均包括至少一个寄存器，每个第一寄存器组用于分配给一个线程，每个第二寄存器组用于分配给至少两个线程；以及处理单元，用于对多个线程中的每个线程进行调度，并响应于所述多个线程中的目标线程的数据访问请求，访问分配给所述目标线程的寄存器组中的目标寄存器。本公开实施例实现了线程之间的数据复用。间的数据复用。间的数据复用。

【技术实现步骤摘要】
处理器、芯片、电子设备及数据处理方法


[0001]本公开涉及芯片
，尤其涉及处理器、芯片、电子设备及数据处理方法。

技术介绍

[0002]为提升调度效率，很多处理器会引入硬件多线程的技术。如图形处理器(Graphics Processing Unit，GPU)会同时调度多个线程的执行。线程之间可以组成线程块，协作完成一个整体的计算任务。在协同计算的过程中，不同的线程之间需要进行大量的数据交互，为了提高数据传输带宽，可以采用寄存器堆进行数据复用。例如，在进行卷积运算时，可以先将一块特征图(feature map)存储在寄存器堆上，供运算单元多次使用。然而，在常规的处理器设计中，寄存器堆一般是线程私有的，不同的线程之间无法对寄存器堆上的数据进行复用。

技术实现思路

[0003]第一方面，本公开实施例提供一种处理器，所述处理器包括：第一寄存器堆，所述第一寄存器堆包括至少一个第一寄存器组以及至少一个第二寄存器组，所述第一寄存器组和所述第二寄存器组均包括至少一个寄存器，每个第一寄存器组用于分配给一个线程，每个第二寄存器组用于分配给至本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器，其特征在于，所述处理器包括：第一寄存器堆，所述第一寄存器堆包括至少一个第一寄存器组以及至少一个第二寄存器组，所述第一寄存器组和所述第二寄存器组均包括至少一个寄存器，每个第一寄存器组用于分配给一个线程，每个第二寄存器组用于分配给至少两个线程；以及处理单元，用于对多个线程中的每个线程进行调度，并响应于所述多个线程中的目标线程的数据访问请求，访问分配给所述目标线程的寄存器组中的目标寄存器。2.根据权利要求1所述的处理器，其特征在于，所述目标线程的数据访问请求中携带所述目标寄存器的逻辑地址；所述处理单元用于：将所述逻辑地址映射为所述目标寄存器的物理地址；基于所述物理地址访问所述目标寄存器。3.根据权利要求2所述的处理器，其特征在于，所述处理单元用于：在所述目标寄存器为所述第一寄存器组中的寄存器的情况下，基于分配给各个在先线程的寄存器的总数量以及所述逻辑地址确定所述物理地址；所述在先线程包括线程编号小于所述目标线程的各个线程；和/或在所述目标寄存器为所述第二寄存器组中的寄存器的情况下，基于分配给各个线程的寄存器的总数量以及所述逻辑地址确定所述物理地址。4.根据权利要求2或3所述的处理器，其特征在于，所述第一寄存器堆被划分为至少一个存储单元，每个存储单元均包括至少一个第一寄存器组以及至少一个第二寄存器组；不同的存储单元之间物理隔离，且不同的存储单元对应于不同的线程，一个存储单元包括的第一寄存器组用于分配给对应于所述存储单元的一个线程，一个存储单元包括的第二寄存器组用于分配给对应于所述存储单元的至少两个线程；所述处理单元用于：在所述目标寄存器为所述第一寄存器组中的寄存器的情况下，基于所述目标线程的线程编号以及所述存储单元的数量确定所述目标寄存器所在的存储单元，并基于分配给各个在先线程的寄存器组的总数量、存储单元的数量以及所述逻辑地址确定所述物理地址；所述在先线程包括线程编号小于所述目标线程的各个线程；和/或在所述数据访问请求所访问的寄存器为所述第二寄存器组中的寄存器的情况下，基于所述逻辑地址以及所述存储单元的数量确定所述目标寄存器所在的存储单元，并基于分配给各个线程的寄存器组的总数量、存储单元的数量以及所述逻辑地址确定所述物理地址。5.根据权利要求1至4任意一项所述的处理器，其特征在于，所述目标寄存器为所述第一寄存器...

【专利技术属性】
技术研发人员：王文强，夏晓旭，孙海涛，徐宁仪，
申请(专利权)人：上海阵量智能科技有限公司，
类型：发明
国别省市：