基于SRIO协议的双总线通信系统及通信方法技术方案

本发明专利技术提供了一种基于SRIO协议的双总线通信系统及通信方法，SRIO主交换机模块与SRIO备交换机模块同步运行且互为备份，当其中一路SRIO交换网络通信异常时，FPGA模块同步切换到另一路SRIO交换网络，进而将数据源模块的数据发送至第二CPU模块。本发明专利技术基于SRIO总线接口的高可靠性，克服了由于硬件通信传输错误而导致的系统通信异常，保证了系统的安全。能够实现双SRIO通信网络同步运行，同时互为备份，在任意一路SRIO交换网络通信异常情况下，FPGA模块可以同步切换到另外一路SRIO交换网络，对通信的安全性、可靠性有很大的提升，能满足高可靠性要求的需求。靠性要求的需求。靠性要求的需求。

【技术实现步骤摘要】
基于SRIO协议的双总线通信系统及通信方法


[0001]本专利技术涉及无线电通信
，具体地，涉及一种基于SRIO协议的双总线通信系统及通信方法。

技术介绍

[0002]在一些强实时、大带宽、高安全性的通信系统中，SRIO总线是一种主流的通信总线，具有大带宽、强实时特性。然而，在航空、航天等应用领域中对数据的可靠性的要求尤其苛刻。系统的工作环境复杂，而且需要长时间在极端环境工作，系统中的任何一个处理器、交换机等单点故障可能会导致整个系统无法工作。
[0003]因此，基于单一SRIO通道的总线拓扑架构难以保证系统的安全，而当前业务还没有一个有效的解决方案。目前没有发现同本专利技术类似技术的说明或报道，也尚未收集到国内外类似的资料。

技术实现思路

[0004]本专利技术针对现有技术中存在的上述不足，提供了一种基于SRIO协议的双总线通信系统及通信方法，
[0005]根据本专利技术的一个方面，提供了一种基于SRIO协议的双总线通信系统，包括：第一CPU模块、SRIO主交换机模块、SRIO备交换机模块、数据源模块以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SRIO协议的双总线通信系统，其特征在于，包括：第一CPU模块、SRIO主交换机模块、SRIO备交换机模块、数据源模块以及数据处理模块；其中：所述第一CPU模块分别与所述SRIO主交换机模块和所述SRIO备交换机模块连接，用于对SRIO主交换网络和SRIO备交换网络进行初始化管理；所述数据源模块分别与所述SRIO主交换机模块和所述SRIO备交换机模块连接；所述数据处理模块包括：FPGA模块和第二CPU模块；所述FPGA模块分别通过其主SRIO接口和备SRIO接口与所述SRIO主交换机模块和所述SRIO备交换机模块连接；所述第二CPU模块与所述FPGA模块互连；所述SRIO主交换机模块与所述SRIO备交换机模块同步运行且互为备份，当其中一路SRIO交换网络通信异常时，所述FPGA模块同步切换到另一路SRIO交换网络，进而将所述数据源模块的数据发送至所述第二CPU模块。2.根据权利要求1所述的基于SRIO协议的双总线通信系统，其特征在于，还包括如下任意一项或任意多项：
‑
所述数据源模块分别通过通信背板与所述SRIO主交换机模块和所述SRIO备交换机模块连接；
‑
所述主SRIO接口和所述备SRIO接口分别通过通信背板与所述SRIO主交换机模块和所述SRIO备交换机模块连接；
‑
所述第二CPU模块通过PCIe接口与所述FPGA模块互连。3.根据权利要求1
‑
2中任一项所述的基于SRIO协议的双总线通信系统，其特征在于，所述FPGA模块，包括：数据解析模块，该模块对接收到的主SRIO接口和备SRIO接口的数据进行解析，并确认数据包的合法性，然后对合法的数据包进行跨时钟域时序处理，最后把两个SRIO接口的数据包进行时序对齐，获得解析数据；数据包裁决模块，该模块对所述解析数据的内容进行逐项裁决，确认两个SRIO接口的数据包是否一致，并根据裁决结果决定是否将数据包发送给下一级；数据处理转发模块，该模块对裁决后的数据进行处理后以设定的格式通过PCIe接口转发给第二CPU模块。4.一种基于SRIO协议的双总线通信方法，其特征在于，包括：对SRIO主交换网络和SRIO备交换网络进行初始化操作，完成对FPGA模块的主SRIO接口和备SRIO接口的DeviceID地址设置和本地内存分配；初始化后的SRIO主交换网络和SRIO备交换网络同时运行，数据源模块向同一个DeviceID地址的主SRIO接口和备SRIO接口发送数据，并分别存储至主SRIO接口和备SRIO接口所对应的本地内存中；FPGA模块将接收到的主、备SRIO通道的数据进行融合处理并发送。5.根据权利要求4所述的基于SRIO协议的双总线通信系统的通信方法，其特征在于，所述对SRIO主交换网络和SRIO备交换网络进行初始化操作，包括：第一CPU模块对SRIO主交换机模块和SRIO备交换机模块所有端点设备的链路link状态进行判断，建立链路通道；第一CPU模块设置FPGA模块的主SRIO接口和备SRIO接口为从设备，并获取主SRIO接口
和备SRIO接口所对应的控制端口的位宽和速率信息；第一CPU模块通过建立的链路通道分别对FPGA模块的主SRIO接口和备SRIO接口的DeviceID地址进行设置，其中，所述主SRIO接口和所述备SRIO接口的DeviceID地址相同；FPGA模块根据所述主SRIO接口和备SRIO接口所对应的控制端口的位宽和速率信息，分别对所述主SRIO接口和所述备SRIO接口的本地内存进行分配；通过以上步骤，完成对SRIO主交换网络和SRIO备交换网络的初始化操作。6.根据权利要求5所述的基于SRIO协议的双总线通信系统的通信方法，其特征在于，还包括如下任意一项或任意多项：
‑
如果FPGA模块的主SRIO接口和备SRIO接口中有一个link状态是无效，则结束初始化流程，并上报link异常错误信息至上层应用；<...

【专利技术属性】
技术研发人员：宋涛，李玉刚，刘漫丹，
申请(专利权)人：华东理工大学，
类型：发明
国别省市：