一种CPU与FPGA自动控制启动电路制造技术

本实用新型专利技术属于智能电网控制领域，具体涉及一种CPU与FPGA自动控制启动电路。本实用新型专利技术包括电源系统、逻辑门模块、控制开关模块、CPU系统、FPGA系统。采用逻辑门的输出信号控制控制开关模块的断开和闭合，进而实现控制CPU系统的断电或通电。打开电源系统，FPGA系统上电完成配置时，逻辑门模块输出的信号就控制CPU系统通电进而实现CPU系统自启动，本实用新型专利技术无需采用硬件延时来实现，并且不用修改硬件的延时时间，不管FPGA系统配置多长时间，只有在FPGA系统配置完成后才通过逻辑门模块控制控制开关模块通电，因而解除了硬件延时的时间限制，提高了FPGA系统与CPU系统协同工作时的自适应性。自适应性。自适应性。

【技术实现步骤摘要】
一种CPU与FPGA自动控制启动电路


[0001]本技术属于智能电网控制领域，具体涉及一种CPU与FPGA自动控制启动电路。

技术介绍

[0002]随着我国智能电网的数字化与智能化的高速发展，大量应用于智能电网的智能设备需要强大的数据处理能力以及低延迟的海量数据通信能力，因此设计制造的智能设备往往需要CPU的PCIE接口与FPGA进行高速数据交换。
[0003]在CPU与FPGA协同工作的系统中，特别是两者之间采用PCI/PCIE总线通信的系统中，需要FPGA在CPU进入BIOS之前加载并配置好其PCI/PCIE功能，否则会导致CPU在硬件初始化时失败。随着智能电网功能需求不断增多，FPGA配置程序越来越大，导致配置时间过长（超过100ms），CPU启动时还未配置PCIE从设备，导致CPU无法正确识别，致使整个系统初始化失败。
[0004]目前，在CPU与FPGA协同工作的系统中，通常在系统电源正常启动后，通过硬件延时一定的时间，使得FPGA优先完成配置过程，从而保证CPU的正常启动。虽然这种方法能够使系统正常初始化，但是硬件延时时间是固定的，不易修改的。

技术实现思路

[0005]为了解决上述问题，本技术提供了一种CPU与FPGA自动控制启动电路，具体技术方案如下：
[0006]一种CPU与FPGA自动控制启动电路，包括电源系统、逻辑门模块、控制开关模块、CPU系统、FPGA系统；所述电源系统的输出端分别与逻辑门模块的输入端、FPGA系统的输入端、控制开关模块的输入端电性连接；所述FPGA系统的输出端与逻辑门模块的输入端电性连接；所述逻辑门模块的输入端与控制开关模块的输入端连接；所述控制开关模块的输出端与CPU系统的输入端电性连接；
[0007]所述电源系统用于给CPU系统、FPGA系统提供工作电源；
[0008]所述逻辑门模块用于分别采集电源系统和FPGA系统的输出信号，并进行处理输出控制信号至控制开关模块；所述控制开关模块用于根据逻辑门模块输出的控制信号控制开关进行断开或闭合，进而实现电源系统与CPU系统断开连接或者正常连接。
[0009]优选地，所述逻辑门模块包括与门。
[0010]优选地，所述控制开关模块包括下拉电阻R4、三极管Q2、上拉电阻R3、PMOS管Q1；所述逻辑门模块的输出端分别与下拉电阻R4的一端、三极管Q2的基极连接；所述下拉电阻R4的另一端和所述三极管Q2的发射极分别接地；所述三极管Q2的集电极分别连接至PMOS管Q1的栅极、上拉电阻R3的一端；所述上拉电阻的另一端分别与电源系统的输出端、PMOS管Q1的漏极连接；所述PMOS管Q1的源极与CPU系统的供电端连接。
[0011]优选地，所述三极管Q2为NPN三极管。
[0012]优选地，所述电源系统包括AC
‑
DC模块、分压模块；所述AC
‑
DC模块的输入端与市电
220交流电连接；所述AC
‑
DC模块的输出端分别与分压模块、FPGA系统和控制开关模块的输入端连接；所述分压模块的输出端与逻辑门模块的输入端连接；
[0013]所述AC
‑
DC模块用于将市电220交流电转换为12V直流电；所述分压模块用于对AC
‑
DC模块输出的12V直流电进行分压，并将分压后的信号输出至逻辑门模块的输入端。
[0014]优选地，所述分压模块包括第一分压电阻R1和第二分压电阻R2；所述第一分压电阻R1的一端与所述AC
‑
DC模块的输出端连接；所述第一分压电阻R1的另一端与第二分压电阻R2的一端和逻辑门模块的输入端连接；所述第二分压电阻R2的另一端接地。
[0015]优选地，所述AC
‑
DC模块包括XD308H芯片。
[0016]本技术的有益效果为： 本技术提供了一种CPU与FPGA自动控制启动电路，包括电源系统、逻辑门模块、控制开关模块、CPU系统、FPGA系统。采用逻辑门的输出信号控制控制开关模块的断开和闭合，进而实现控制CPU系统的断电或通电。打开电源系统，FPGA系统上电完成配置时，逻辑门模块输出的信号就控制CPU系统通电进而实现CPU系统自启动，本技术无需采用硬件延时来实现，并且不用修改硬件的延时时间，不管FPGA系统配置多长时间，只有在FPGA系统配置完成后才通过逻辑门模块控制控制开关模块通电，因而解除了硬件延时的时间限制，提高了FPGA系统与CPU系统协同工作时的自适应性。本技术采用与门实现，与门结构原理简单易实现，只有当电源系统与FPGA配置完成输出的信号为高电平信号时才输出通电的控制信号，方便控制控制开关是否导通。
附图说明
[0017]为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
[0018]图1为本技术的结构原理图；
[0019]图3为逻辑门模块的真值表；
[0020]图2为本技术的电源系统的原理图。
具体实施方式
[0021]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0022]应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和
ꢀ“
包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0023]还应当理解，在本技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本技术。如在本技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0024]还应当进一步理解，在本技术说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0025]如图1所示，本技术的具体实施例提供了一种CPU与FPGA自动控制启动电路，包括电源系统、逻辑门模块、控制开关模块、CPU系统、FPGA系统；
[0026]所述电源系统的输出端分别与逻辑门模块的输入端、FPGA系统的输入端、控制开关模块的输入端电性连接；所述FPGA系统的输出端与逻辑门模块的输入端电性连接；所述逻辑门模块的输入端与控制开关模块的输入端连接；所述控制开关模块的输出端与CPU系统的输入端电性连接；
[0027]所述电源系统用于给CPU本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CPU与FPGA自动控制启动电路，其特征在于：包括电源系统、逻辑门模块、控制开关模块、CPU系统、FPGA系统；所述电源系统的输出端分别与逻辑门模块的输入端、FPGA系统的输入端、控制开关模块的输入端电性连接；所述FPGA系统的输出端与逻辑门模块的输入端电性连接；所述逻辑门模块的输入端与控制开关模块的输入端连接；所述控制开关模块的输出端与CPU系统的输入端电性连接；所述电源系统用于给CPU系统、FPGA系统提供工作电源；所述逻辑门模块用于分别采集电源系统和FPGA系统的输出信号，并进行处理输出控制信号至控制开关模块；所述控制开关模块用于根据逻辑门模块输出的控制信号控制开关进行断开或闭合，进而实现电源系统与CPU系统断开连接或者正常连接。2.根据权利要求1所述的一种CPU与FPGA自动控制启动电路，其特征在于：所述逻辑门模块包括与门。3.根据权利要求1或2所述的一种CPU与FPGA自动控制启动电路，其特征在于：所述控制开关模块包括下拉电阻R4、三极管Q2、上拉电阻R3、PMOS管Q1；所述逻辑门模块的输出端分别与下拉电阻R4的一端、三极管Q2的基极连接；所述下拉电阻R4的另一端和所述三极管Q2的发射极分别接地；所述三极管Q2的集电极分别连接至PMOS管Q1的栅极、上拉电阻R3的一端；所述上拉电阻的另一端分别与电源系统的输出端、PMOS管Q1的漏极连接；所述PMOS管Q1的源极与C...

【专利技术属性】
技术研发人员：周柯，王晓明，林翔宇，李肖博，宋益，习伟，李文伟，彭博雅，
申请(专利权)人：广西电网有限责任公司电力科学研究院，
类型：新型
国别省市：