存储单元、其制造方法、及具有存储单元的半导体器件技术

本发明专利技术实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。一种存储单元包括介电结构、存储元件结构以及顶部电极。存储元件结构设置在介电结构中，且存储元件结构包括第一部分及第二部分。第一部分包括第一侧及与第一侧相对的第二侧，其中第一侧的宽度小于第二侧的宽度。第二部分连接到第一部分的第二侧，其中第二部分的宽度大于第一侧的宽度。顶部电极设置在存储元件结构上，其中第二部分设置在第一部分与顶部电极之间。其中第二部分设置在第一部分与顶部电极之间。其中第二部分设置在第一部分与顶部电极之间。

【技术实现步骤摘要】
存储单元、其制造方法、及具有存储单元的半导体器件


[0001]本专利技术实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。

技术介绍

[0002]半导体器件及电子组件的尺寸缩小的发展使得将更多的器件及组件集成到给定的体积中成为可能，且实现各种半导体器件和/或电子组件的高整合成密度。
[0003]快闪存储器是一种广泛使用的非易失性存储器类型。然而，预期快闪存储器会遇到按比例缩放的困难。因此，正在开发替代类型的非易失性存储器。相变存储器(phase change memory，PCM)是这些替代类型的非易失性存储器之中的一种。PCM是其中采用PCM的相位来代表数据单位的一种非易失性存储器类型。PCM具有快速的读取及写入时间、非破坏性读取及高的可按比例缩放性。

技术实现思路

[0004]本专利技术实施例提供一种存储单元包括介电结构、存储元件结构以及顶部电极。所述存储元件结构设置在所述介电结构中，且所述存储元件结构包括第一部分以及第二部分。所述第一部分包括第一侧及与所述第一侧相对的第二侧，所述第一侧的宽度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元，包括：介电结构；存储元件结构，设置在所述介电结构中，包括：第一部分，包括第一侧及与所述第一侧相对的第二侧，所述第一侧的宽度小于所述第二侧的宽度；以及第二部分，连接到所述第一部分的所述第二侧，所述第二部分的宽度大于所述第一侧的所述宽度；以及顶部电极，设置在所述存储元件结构上，其中所述第二部分设置在所述第一部分与所述顶部电极之间。2.根据权利要求1所述的存储单元，其中所述介电结构包括：第一介电层，在侧向上覆盖所述存储元件结构的所述第一部分；以及第二介电层，在侧向上覆盖所述存储元件结构的所述第二部分，其中所述第二介电层堆叠在所述第一介电层的顶表面上，其中所述第一介电层的材料不同于所述第二介电层的材料。3.根据权利要求1所述的存储单元，其中所述存储元件结构还包括连接到所述第二部分的第三部分，其中所述第二部分夹置在所述第一部分与所述第三部分之间，且所述第三部分夹置在所述第二部分与所述顶部电极之间，其中所述第三部分具有第五侧及与所述第五侧相对的第六侧，所述第五侧的宽度小于所述第六侧的宽度，且所述第六侧的所述宽度大于所述第二部分的所述宽度。4.根据权利要求1所述的存储单元，还包括：阻挡层，包绕所述存储元件结构的侧壁及底表面；硬掩模层，设置在所述顶部电极上，其中所述顶部电极设置在所述硬掩模层与所述存储元件结构之间；以及保护层，设置在所述硬掩模层上且覆盖所述顶部电极的侧壁及所述硬掩模层的侧壁。5.根据权利要求1所述的存储单元，还包括：选择器，设置在所述顶部电极上且电耦合到所述顶部电极，其中所述选择器的侧壁实质上与所述顶部电极的侧壁对齐，且所述顶部电极夹置在所述选择器与所述存储元件结构之间。6.一种半导体器件，包括：第一内连线结构，设置在衬底上；存储单元，设置在所述第一内连线结构上，其中所述存储单元包括：存储结构，设置在所述第一内连线结构上且电耦合到所述第一内连线结构，包括：第一部分，包括第一侧及与所述第一侧相对的第二侧，所述第一侧的宽度小于所述第二侧的宽度，其中所述第一侧设置在所述第一内连线结构与所述第二侧之间；以及第二部分，连接到所述第一部分的所述第二侧，所述第二部分的宽度大于所述第一侧的所述宽度；以及顶部电极，设置在所述存储结构上，其中所述第二部分设置在所述第一部分与所述顶部电极之间；以及第二内连线结构，设置在所述存储单元上且电耦合到所述顶部电极。
7.根据权利要求6所述的半导体器件，其中所述存储单元还包括：第一介电层，在侧向上覆盖所述存储结构的所述第一部分；以及第...

【专利技术属性】
技术研发人员：林毓超，陈佑昇，邱大秦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：