异步规程分析装置制造方法及图纸

本实用新型专利技术的异步规程分析装置，包括微处理器、译码电路、存储器、时钟电路、串行通信芯片以及面板电路，其特征是：微处理器１的地址总线和控制总线与上述译码电路２输入端联接；上述译码电路２的信号输出端与地址线、数据总线与存储器３、４、面板电路７、时钟电路６及串行通信芯片８联接；晶振器５与时钟电路６联接，上述时钟电路６的时钟信号输出端与上述串行通信芯片８联接；以及上述串行通信芯片８的输出端与接口电路９联接。在完成监收信息的同时，不改变任何接线就能够完成仿真发送数据；当用户需要对通信规程或通信内容作进一步分析时，可将其内容复制下来。另外，还可适应多种通信接口电平的需求。（*该技术在2006年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种异步规程分析装置，包括微处理器单元、译码电路、存储器、时钟电路、串行通信单元以及面板电路，其特征是：上述微处理器单元１的地址总线与控制总线与上述译码电路２输入端联接；上述译码电路２的信号输出端与地址线、数据总线与随机存取存储器单元３ 、唯读存储器单元４、面板电路７、时钟电路６及串行通信单元８联接；晶振器５与时钟电路６联接，上述时钟电路６的时钟信号输出端与上述串行通信单元８联接；以及上述串行通信单元８的输出端与接口电路９联接。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐才杰，许霞卿，
申请(专利权)人：中国科学院计算技术研究所，
类型：实用新型
国别省市：11[中国|北京]