输出数据延迟控制电路以及显示装置制造方法及图纸

本申请实施例提供的输出数据延迟控制电路以及显示装置，包括第一输出模块、相位检测模块、延迟控制模块以及第二输出模块，通过设置延迟控制模块可以延时拉升第二输出模块的控制信号，在只有第一时钟信号处于低电平时，才会开始拉升第二控制信号。从而第二输出模块的控制信号的高电平与第一时钟信号的高电平阶段不会出现重叠的现象，使输出数据延迟控制电路输出的工作时序恢复正常，进而显示面板的显示画面不会出现异常显示的现象。显示画面不会出现异常显示的现象。显示画面不会出现异常显示的现象。

【技术实现步骤摘要】
输出数据延迟控制电路以及显示装置


[0001]本申请涉及显示
，具体涉及一种输出数据延迟控制电路以及显示装置。

技术介绍

[0002]目前，对于较大尺寸或者刷新率高的显示面板，显示面板的充电时间将变短，再加上源极驱动电路远端的扇出区(Fanout)走线阻抗影响，源极驱动电路的远端会出现充电不足的现象(远端充电时间小于近端)，从而出现显示亮暗不均的现象。而采用输出数据延迟控制(Output Data Delay Control，ODDC)电路，可以远端先输出近端后输出，达到远近端充电一致，从而达到画面显示的一致性。
[0003]但是，输出数据延迟控制电路接收到的时钟信号会由于电路中寄生参数或电路耦合等因素导致其出现衰减失真。输出数据延迟控制电路在跟随过程中由于信号采样错误或导致输出数据延迟控制电路输出错误的控制时钟信号，从而导致显示画面出现异常现象。
[0004]因此，如何避免电路中寄生参数或电路耦合等因素导致输出数据延迟控制电路输出错误的控制时钟信号是现有面板厂家需要努力攻克的难关。
专利技术内容
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种输出数据延迟控制电路，其特征在于，包括第一输出模块、相位检测模块、延迟控制模块以及第二输出模块；其中，所述第一输出模块电性连接于所述相位检测模块、所述延迟控制模块以及所述第二输出模块，所述第一输出模块用于将第一时钟信号输出至所述相位检测模块、所述延迟控制模块以及所述第二输出模块；所述相位检测模块电性连接于所述延迟控制模块，所述相位检测模块用于检测所述第一时钟信号，并当检测到所述第一时钟信号出现波形衰减时将第一控制信号输出至所述延迟控制模块；所述延迟控制模块电性连接于所述第二输出模块，所述延迟控制模块用于在所述第一时钟信号的控制下输出第二控制信号至所述第二输出模块；其中，所述第二控制信号为延迟输出的所述第一控制信号，当所述第二控制信号处于低电平拉升至高电平的阶段时，所述第一时钟信号为低电平；所述输出模块用于在所述第二控制信号的控制下输出第二时钟信号，所述第二时钟信号为延迟输出的所述第一时钟信号。2.根据权利要求1所述的输出数据延迟控制电路，其特征在于，所述延迟控制模块包括波形翻转单元以及延时控制单元；其中，所述波形翻转单元用于翻转所述第一时钟信号生成第三时钟信号，并将所述第三时钟信号输出至所述延时控制单元，所述延时控制单元用于在所述第三时钟信号的控制下将所述第二控制信号输出至所述第二输出模块。3.根据权利要求2所述的输出数据延迟控制电路，其特征在于，所述波形翻转单元为非门，所述延时控制单元为D触发器。4.根据权利要求3所述的输出数据延迟控制电路，其特征在于，所述D触发器包括CP输入端、D输入端以及Q输出端；其中，所述CP输入端与所述波形翻转单元电性连接，且所述CP输入端用于输入所述第三时钟信号，所述D输...

【专利技术属性】
技术研发人员：刘方云，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：