一种基于多bank的cache预取技术的访存结构制造技术

本发明专利技术公开的属于集成电路设计与计算机结构技术领域，具体为一种基于多bank的cache预取技术的访存结构，包括处理器系统总线：多个master与salve分布在系统BUS两侧，主从设备之间通过总线相连；cache：处理器与系统总线之间通过cache相连，所述cache采用组相联映射和LRU替换规则，对应地址映射采用Tag、index、offset、no use段，每段的位宽由系统位宽和cache的容量决定；预取逻辑：instruction cache只需要从cache中读取数据，在data cache中需要对数据进行读写操作，读写都将会被预取，预取目的是将读写的cache line保存在cache中；访存：访存结构分为指令读取与数据读写两种结构，指令读取为单通道，该发明专利技术，可广泛应用在处理器芯片中，加快外存数据的获取，降低系统总线的使用率，来提高处理器处理性能。来提高处理器处理性能。来提高处理器处理性能。

【技术实现步骤摘要】
一种基于多bank的cache预取技术的访存结构


[0001]本专利技术涉及集成电路设计与计算机结构
，具体为一种基于多bank的cache预取技术的访存结构。

技术介绍

[0002]在处理器中，通常存在一种规模很小，速度很快的存储器，位于处理器核心和系统的数据总线或内存之间，该存储器命名为Cache。通常Cache由SRAM组成，其速度要等于或快于系统总线的速度，远快于内存的访问速度。Cache存储处理器内核近期或即将使用的部分数据，若Cache中存储处理器内核所需要的数据则可以直接被处理器访问，避免重复占用总线和消耗时钟周期从内存中搬移数据，降低了总线的占用，减少了处理器核心的等待时间，因而提高了系统的效率。
[0003]提升Cache的工作效率即是提高处理器的工作效率，Cache的性能主要由命中时间、缺失率、缺失代价决定。提高Cache的效率通常有：1.通过设计Cache自身结构降低命中时间和缺失率；2.通过构成多级Cache结构减少缺失代价；3.通过预取的方式利用空闲时间将数据存入Cache降低缺失率，因此需要研发一种基于多bank的cache预取技术的访存结构。

技术实现思路

[0004]本部分的目的在于概述本专利技术的实施方式的一些方面以及简要介绍一些较佳实施方式。在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部分、说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围。
[0005]为解决上述技术问题，根据本专利技术的一个方面，本专利技术提供了如下技术方案：
[0006]一种基于多bank的cache预取技术的访存结构，其包括：
[0007]处理器系统总线：多个master与salve分布在系统BUS两侧，主从设备之间通过总线相连；
[0008]cache：处理器与系统总线之间通过cache相连，所述cache采用组相联映射和LRU替换规则，对应地址映射采用Tag、index、offset、no use段，每段的位宽由系统位宽和cache的容量决定；
[0009]预取逻辑：instruction cache只需要从cache中读取数据，在data cache中需要对数据进行读写操作，读写都将会被预取，预取目的是将读写的cache line保存在cache中；
[0010]访存：访存结构分为指令读取与数据读写两种结构，指令读取为单通道，指令通道直连instruction cache并挂载到系统总线上，数据读写为多通道，通过date cache并挂载到总线上。
[0011]作为本专利技术所述的一种基于多bank的cache预取技术的访存结构的一种优选方
案，其中：所述cache可分为相互独立的data cache与instruction cache，作为master的处理器核心和salve的外设均可对cache进行读写。
[0012]作为本专利技术所述的一种基于多bank的cache预取技术的访存结构的一种优选方案，其中：所述预取逻辑中在常规的模式下指令和数据多为顺序访问，使用next line的预取规则成功率越高，处理器内核对指令和数据的访问为master与cache的访问，cache仅有一路地址通道，在读写两端各加一个buffer,该buffer的大小与cache line大小一致，并且该buffer记录相关的Tag信息，在读写操作时优先访问buffer中的数据，当buffer不匹配数据时再去cache中访问，同时更新至buffer中，当相邻的写操作不为同一个cache line时，将buffer中的数据写入cache中，当读操作出现buffer内数据未更新至cache导致与cache数据不一致时，优先从写buffer中读取数据。
[0013]作为本专利技术所述的一种基于多bank的cache预取技术的访存结构的一种优选方案，其中：所述Data cache中采用的多bank的方案，将data cache按照地址分为多个bank,每个bank可以同时进行hit以及miss，master可在读写操作过程中切换已经hit的bank，将预取功能放在空闲的未hit的bank中进行，同时保持master与cache和cache与salve的数据传输，达到连续访存不中断的效果；通道数与bank数相同，可同时进行操作，最大程度上利用cache性能。
[0014]作为本专利技术所述的一种基于多bank的cache预取技术的访存结构的一种优选方案，其中：所述访存架构运用在DSP芯片设计中，负责DSP系统的指令加载与数据读写，DSP采用VLIW技术，每周期读取多条指令，每周期处理器向cache获取128bit的指令数据，当出现miss时向salve获取一个cache line数据为512bit，4倍于指令读取宽度，当下一周期读取仍为相同cache line时，cache将对salve进行预取同时返回指令数据给处理器内核。
[0015]作为本专利技术所述的一种基于多bank的cache预取技术的访存结构的一种优选方案，其中：所述DSP采用多个通道来并行执行VLIW,产生多路的访存信号对总线进行访问，多通道通过优先级和地址仲裁分配给对应的bank，可单独对bank进行hit过miss,数据的宽度为128bit,cache line的长度4倍于数据位宽，但由于存在写cache的行为，在连续地址写入为一个cache line的4次操作中，写操作占用的cache的地址通道，导致无法完成cache对salve的预取操作，通过多bank的访存结构，当产生连续cache line访问时，连续不同的4次cache line访问分别分配至4个不同的bank上，未被访问的bank进行与salve的预取操作。
[0016]与现有技术相比，本专利技术的有益效果是：专利技术一种基于多通道cache预取技术的访存结构，该结构可广泛应用在处理器芯片中，加快外存数据的获取，降低系统总线的使用率，来提高处理器处理性能。
附图说明
[0017]为了更清楚地说明本专利技术实施方式的技术方案，下面将结合附图和详细实施方式对本专利技术进行详细说明，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
[0018]图1为处理器系统总线结构；
[0019]图2为cache的结构设计结构；
[0020]图3为写预取流程图；
[0021]图4为多bank访存结构图；
[0022]图5为指令预取效果图；
[0023]图6为读数据预取效果图；
[0024]图7为写数据预取效果图；
具体实施方式
[0025]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。
[0026]在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于多bank的cache预取技术的访存结构，其特征在于，包括：处理器系统总线：多个master与salve分布在系统BUS两侧，主从设备之间通过总线相连；cache：处理器与系统总线之间通过cache相连，所述cache采用组相联映射和LRU替换规则，对应地址映射采用Tag、index、offset、no use段，每段的位宽由系统位宽和cache的容量决定；预取逻辑：instruction cache只需要从cache中读取数据，在data cache中需要对数据进行读写操作，读写都将会被预取，预取目的是将读写的cache line保存在cache中；访存：访存结构分为指令读取与数据读写两种结构，指令读取为单通道，指令通道直连instruction cache并挂载到系统总线上，数据读写为多通道，通过date cache并挂载到总线上。2.根据权利要求1所述的一种基于多bank的cache预取技术的访存结构，其特征在于：所述cache可分为相互独立的data cache与instruction cache，作为master的处理器核心和salve的外设均可对cache进行读写。3.根据权利要求1所述的一种基于多bank的cache预取技术的访存结构，其特征在于：所述预取逻辑中在常规的模式下指令和数据多为顺序访问，使用next line的预取规则成功率越高，处理器内核对指令和数据的访问为master与cache的访问，cache仅有一路地址通道，在读写两端各加一个buffer,该buffer的大小与cache line大小一致，并且该buffer记录相关的Tag信息，在读写操作时优先访问buffer中的数据，当buffer不匹配数据时再去cache中访问，同时更新至buffer中，当相邻的写操作不为同一个cache line时，将buffer中的数据写入cache中，当读操作出现buffer内数据未更新至cache导致与cache数据不一...

【专利技术属性】
技术研发人员：乔宏波，
申请(专利权)人：合肥乾芯科技有限公司，
类型：发明
国别省市：