电子组件封装结构、其制造方法及半成品组合体技术

本发明专利技术公开一种电子组件封装结构、其制造方法及半成品组合体。电子组件封装结构包括多个保护基板、一第一电容芯子、一绝缘胶材、一阳极端子以及一阴极端子。多个保护基板彼此间隔地迭放设置，并且相邻的任意两个保护基板之间设置有一导电薄材。第一电容芯子设置于多个保护基板之间并共同形成一夹层结构。第一电容芯子包含一阴极与一阳极。一绝缘胶材填满多个保护基板及第一电容芯子之间的空隙，并与多个保护基板及第一电容芯子共同形成一扁平体结构。阳极端子与阴极端子位于扁平体结构的相对两端。借此，获得低轮廓、低ESR(等效串联电阻)和高可靠性的固体电解电容器。高可靠性的固体电解电容器。高可靠性的固体电解电容器。

【技术实现步骤摘要】
电子组件封装结构、其制造方法及半成品组合体


[0001]本专利技术涉及一种电子组件封装结构、其制造方法及一种适用于电子组件封装结构的半成品组合体，特别是涉及包含电容芯子的一种电子组件封装结构、其制造方法及一种半成品组合体。

技术介绍

[0002]现有的固体电解电容器具有低矮、高电容、低ESR(等效串联电阻)的特点，因此其适合在小尺寸的高频电子系统中进行表面贴装(组装)。进一步地说，现有的固体电解电容组件通常是由一个或多个固体电解电容芯子堆栈在一起，并用绝缘材料包装而成。此外，固体电解电容芯子的电极(阳极和阴极) 将通过多个电触点以连接到封装外表面上的端子。
[0003]需要说明的是，现有的固体电解电容芯子(以下简称为：电容芯子)通常由铝基形成，并且上述铝基的大部分表面被蚀刻以对应形成多个深孔，进而增加有效表面积。而一层非常薄的氧化铝形成于具有多个深孔的铝基的表面上，以作为电容芯子的介电接口。此外，在电容芯子的电介质接口上，连续的导电聚合物(固体电解质)和导电涂层(通常是碳粉和银颗粒黏合剂)将被沉积下来并对应成为阴极，而铝基的主体将作为阳极。其中，铝基一端未沉积导电聚合物，而涂层的一小部分将用于阳极的外部连接。
[0004]进一步地说，如图1所示，图1为一个典型的固体电解电容芯子10的剖面示意图，其自固体电解电容芯子10的阳极11到阴极12进行剖面。其中，电介质接口14在铝基15的表面，并且导电聚合物层16覆盖了电介质接口14，而导电涂层于最外侧表面12以银胶覆盖在导电聚合物层16上。因此，在其外部视图中，如图2A中的组件10A所示，大部分的表面区域被银胶12覆盖在阴极层(图未标)上，而阳极11在一端。
[0005]需要说明的是，在阳极11和阴极12的区域之间通常涂有屏障涂层，以防止阳极11和阴极12这两个区域之间的短路。举例来说，如图2A中的屏障涂层13A所示，并且屏障涂层13A的宽度可以很窄，或者如图2B中的屏障涂层13B所示，屏障涂层13B的宽度也可以很宽以覆盖阳极的大部分区域，除了阳极端的尖端面11B。
[0006]需要强调的是，现有的固体电解电容装置的封装，是将一个或多个电容芯子10封装在绝缘材料中，并将阳极11和阴极12与外部端子电性连接。然，由于电容芯子10的电容设置于电介质接口14，对于固定尺寸的铝基15来说，电介质接口14覆盖于铝基15的表面积较佳可以是最大化。因此，阳极末端的暴露面积相对较小。此外，为了最大限度地减少包装电容器装置的面积和外形，最好使包装外壳尽可能地靠近电容芯子。
[0007]由于上述原因，目前在尽量减少电容器包装方面有两个挑战。首先是第一个挑战，外部终端最好尽可能地靠近阳极和阴极，连接导体的尺寸应最小。但由于阳极区域很小，在这个小区域建立和保持良好的电气连接成为一个挑战。此外，当多个电容芯子堆栈在一起，以增加设备的总电容时，这个阳极连接问题将变得更加关键。举例来说，如图2A至图2C所示，可知阳极连接必须在阳极末端11B的尖端面进行，因为该处是唯一可用于进行电接触的暴露区域。
[0008]然，使情况进一步复杂化的是，由于金属铝的高活性，在暴露的阳极表面和尖端区域上总是有一层非常薄的氧化铝薄膜。这层氧化膜不仅影响了导电性，而且还妨碍了与任何外部终端的有效等电位化。
[0009]其次是第二个挑战，包裹电容芯子的绝缘材料应尽可能地薄。但是传统的封装工艺(如：通过传递模塑成型(transfer molding)的模塑工艺(moldingcompound))使用大压力驱使与高黏性材料流动入模成型。而为了制造薄的绝缘材料，必须减少模具壁和电容芯子之间的间距，但在相同的材料流率下，这会增加电容芯子上的黏性应力。使用压缩成型(compression molding)的工艺可以减少压力流，但仍不能将其消除。另外有模压成型(sheet compound molding) 的工艺，也涉及到高压力。
[0010]承上所述，因为固体电解电容芯子通常缺乏良好的机械强度，并且因为上述种种因素，使得在不损坏电容芯子或电极连接的情况下包装薄型电容器变得极为困难。
[0011]目前针对上述技术问题，已有许多人针对其而提出对应的解决办法。举例来说，如日本专利号JP 8(1996)
‑
273983A(JPH09273983A)所载，该专利描述了一种在每个电容芯子的阳极表面上形成金属电镀层的方法，并将多个堆栈的电容芯子的阳极连接到进一步连接到另一电镀层。
[0012]举例来说，如美国专利号6,392,869B2(US6392869B2)所载，并参照该专利中的图1B、图2A、图2B和专利中的相应描述，可知该专利描述了一种用于多个电容芯子的紧凑包装。电容芯子通过导电胶堆栈在一起，并黏合在具有作为阴极外部端子的延伸部分的导体上面；接着，带有阴极导体终端的堆栈物被绝缘材料所包裹；而后，对阳极端进行抛光，以显示出堆栈的电容芯子的阳极端尖端面露出；接着，采用锌置换工艺(zincate or zinc substitution)，去除暴露的尖端面上的氧化铝膜；而后，通过无电镀在尖端面上涂上一层镍；接下来，通过无电镀再涂上一层金；接着，在电容芯子的尖端面上涂上一层导电树脂。通过上述各项制程，已经覆盖了金和镍以及周围的绝缘材料对应形成一个阳极导电弹性体，即阳极终端。
[0013]举例来说，如美国专利号10,340,092B2(US10340092B2)，所载，该专利描述了另一种用于多个电容芯子的紧密封装。与美国专利号6,392,869B2 (US6392869B2)所载内容相似。美国专利号10,340,092B2(US10340092B2) 所载的电容芯子能通过导电胶堆栈并黏合在一起，而位于基底基板一侧的前导层将被用作阴极。其中，包括前导层在内的组件通过压缩成型，进而被绝缘材料完全包裹和覆盖；接着，带有组装好的电容器体的基座被切割成单个电容器体；而后，对电容器体进行滚压抛光，使每个电容器体的角和边缘都被磨圆，并使阴极前导层的尖端面和电容芯子的阳极都暴露出来；随后，与美国专利号 6,392,869B2(US6392869B2)所载内容类似，采用锌置换工艺与阳极金属铝进行电连接，然后再进行无电解镍电镀。然而，如美国专利号10,340,092B2 (US10340092B2)所载内容及其图2、图8所示，阳极端子不是导电树脂，而是通过无电镀铜、镍和锡制成。
[0014]承上所述，尽管有针对上述问题已发展有上述诸种技术手段，电子工业和市场仍然需要低轮廓、低ESR(等效串联电阻)和高可靠性的固体电解电容器。再者，由于器件组装过程中焊料回流的热效应，微尺度的裂纹或脱落或分层会增加ESR(等效串联电阻)并降低电容器的可靠性。因此，需要更好的封装结构和更具成本效益的制造工艺。

技术实现思路

[0015]本专利技术实施例针对现有技术的不足提供一种电子组件封装结构、其制造方法及一种半成品组合体，其能有效地改善现有的封装结构所可能产生的缺陷。
[0016]本专利技术的其中一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子组件封装结构的制造方法，其特征在于，所述电子组件封装结构的制造方法包含：第一提供步骤：提供一底部基板；其中，所述底部基板的一上表面定义有多个第一预定位置，并且对应于多个所述第一预定位置的所述底部基板的所述上表面进一步设置有多个导电薄材，而多个所述导电薄材上涂布有一导电连接材料；设置步骤：放置多个电子芯件于多个所述导电薄材上的所述导电连接材料上；第二提供步骤：提供一顶部基板；其中，所述顶部基板的一下表面定义有多个第二预定位置，并且对应于多个所述第二预定位置的所述顶部基板的所述下表面设置有多个所述导电薄材，而多个所述导电薄材上涂布有所述导电连接材料；迭合步骤：间隔地迭放设置所述顶部基板于所述底部基板上，使多个所述电子芯件位于所述顶部基板与所述底部基板之间；其中，所述底部基板的边缘超出所述顶部基板对所述底部基板正投影所形成的一投影区域，并且超出所述投影区域的所述底部基板的部分上表面定义为一置胶区域；第一硬化步骤：使所述导电连接材料硬化，进而使所述顶部基板与所述底部基板及多个所述电子芯件连接并对应形成一基本组合体；其中，所述基本组合体的内部空间形成有一通道，连通于所述置胶区域；填胶步骤：自所述置胶区域将一绝缘胶材填满所述通道，以对应将多个所述电子芯件包埋于所述顶部基板与所述底部基板之间；第二硬化步骤：使所述绝缘胶材硬化，进而使所述基本组合体与所述绝缘胶材对应形成一第一半成品组合体；切削步骤：切削所述第一半成品组合体并对应开出多个槽孔开口，使所述底部基板上的多个所述导电薄材与所述顶部基板上的多个导电薄材部分露出，并对应形成一第二半成品组合体；成膜步骤：于所述第二半成品组合体上形成一导电膜并对应形成多个组件端子，使所述第二半成品组合体与多个所述组件端子对应形成一第三半成品组合体；其中，多个组件端子连通于露出的多个所述导电薄材；以及切割步骤：切割所述第三半成品组合体以对应形成多个电子组件封装结构。2.根据权利要求1所述的电子组件封装结构的制造方法，其特征在于，于填胶步骤中，所述绝缘胶材能通过毛细现象作用而填满所述通道。3.根据权利要求2所述的电子组件封装结构的制造方法，其特征在于，每个所述电子芯件进一步包含一电容芯子，所述电容芯子包含一阳极与一阴极，并且所述阴极能用来配合所述导电连接材料以与所述底部基板上的多个所述导电薄材及所述顶部基板上的多个所述导电薄材结合，而所述阳极的一部分能通过所述第二半成品组合体上的多个所述槽孔开口而外露；其中，于成膜步骤中进一步包含一电镀子步骤：将金属锌电镀于外露的所述阳极的部分表面并对应形成一锌层，而后将金属镍电镀于所述锌层并对应形成一镍层；其中，于成膜步骤中进一步包含一连接符步骤：将所述电容芯子的所述阳极经由所述锌层及所述镍层连接于一阳极端子，并将所述电容芯子的所述阴极经由多个所述导电薄材连接于一阴极端子。4.一种半成品组合体，其特征在于，所述半成品组合体适用于一电子组件封装结构，所
述半成品组合体包括：多个保护基板，彼此间隔地迭放设置，并且相邻的任意两个保护基板之间定义有多个预定位置，而对应于多个所述预定位置的每个保护基板的表面上进一步设置有多个导电薄材；其中，相邻的任意两个保护基板中的其中一个保护基板的边缘，超出另一个保护基板对所述保护基板正投影所形成的一投影区域，并且超出所述投影区域的所述保护基板的部分表面定义为一置胶区域；多个电子芯件，位于多个所述保护基板之间，并且多个所述电子芯件设置于多个所述预定位置；其中，每个所述电子芯件包含多个接点；一导电连接材料，连接于多个所述导电薄材及部分接点；一绝缘胶材，填满多个所述保护基板及多个所述电子芯件之间的空隙；以及多个槽孔开口，穿过多个所述保护基板以及所述绝缘胶材，并且多个所述槽孔开口能用来使连通于所述电子芯件的部分接点的多个所述导电薄...

【专利技术属性】
技术研发人员：钟宇鹏，李家伟，曹哲之，
申请(专利权)人：智威科技股份有限公司，
类型：发明
国别省市：