一种新型浮结碳化硅功率器件的SM-JTE终端结构及其制备方法技术

本发明专利技术公开了一种新型浮结碳化硅功率器件的SM

【技术实现步骤摘要】
一种新型浮结碳化硅功率器件的SM
‑
JTE终端结构及其制备方法


[0001]本专利技术属于半导体
，具体涉及一种新型浮结碳化硅功率器件的SM
‑
JTE(Space Modulated Junction Termination Extension，空间调制结终端扩展)终端结构及其制备方法。

技术介绍

[0002]为了提升4H
‑
SiC功率器件的性能，以浮结为代表的“超级结”结构被应用于相关的功率器件中。所谓浮结结构，是在传统4H
‑
SiC功率器件的外延层中加入一层或多层不连续的P+结构，类似于在外延层内部形成PN结结构。当器件工作在反向状态时，浮结结构的加入可以将外延层内部原本为三角形或梯形的电场分布改变为以浮结为分割线的上下双三角形分布，从而在外延层厚度和浓度不变的情况下提升器件的反向击穿电压。
[0003]但是，由于在传统器件中加入了浮结结构，导致在设计器件结构时要综合考虑外延层结构、源区浮结结构、终端区浮结结构以及终端结构等各个因素对器件性能的影响，设计较为复杂。因此，亟需对相关技术中浮结器件的终端结构进行设计优化研究，以保证浮结结构性能的发挥。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种新型浮结碳化硅功率器件的SM
‑
JTE终端结构及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]第一方面，本专利技术提供一种新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法，包括：
[0006]提供一N+衬底；
[0007]在所述N+衬底的一侧表面制作至少一层外延结构；所述外延结构包括：第一N
‑
外延层、以及在所述第一N
‑
外延层远离所述N+衬底的一侧表面进行离子注入后形成的浮结p区和JTE区；其中，所述浮结p区位于有源区，所述JTE区位于终端区，且所述JTE区包括沿第一方向排列的多个SMJTE结构；所述第一方向为有源区指向终端区的方向；
[0008]在所述至少一层外延结构远离所述N+衬底的一侧表面生长第二N
‑
外延层，并在所述第二N
‑
外延层内制作表面终端；
[0009]在所述第二N
‑
外延层远离所述衬底的一侧表面生长氧化层；
[0010]在所述第二N
‑
外延层远离所述衬底的一侧表面制作第一电极，并在所述N+衬底远离所述外延结构的一侧表面制作第二电极，所述第一电极与所述氧化层相触。
[0011]在本专利技术的一个实施例中，所述外延结构采用如下步骤制得：
[0012]利用化学气相沉积CVD工艺，在所述N+衬底的一侧表面生长第一N
‑
外延层；
[0013]在所述第一N
‑
外延层远离所述N+衬底的一侧表面进行有源区Al离子注入，形成浮结p区；
[0014]在所述第一N
‑
外延层远离所述N+衬底的一侧表面进行终端区Al离子注入，形成JTE区。
[0015]在本专利技术的一个实施例中，在第一方向上，所述多个SMJTE结构在第一方向上的宽度逐渐减小、相邻两个SMJTE结构的间距逐渐增大。
[0016]在本专利技术的一个实施例中，在第一方向上，所述SMJTE结构的宽度为1～100μm，相邻两个所述SMJTE结构的间距为1～10μm。
[0017]在本专利技术的一个实施例中，所述JTE区的掺杂浓度为1
×
10
16
～1
×
10
18
cm
‑3。
[0018]在本专利技术的一个实施例中，沿垂直于N+衬底所在平面的方向，所述SMJTE结构的厚度为0.5～2μm。
[0019]在本专利技术的一个实施例中，所述浮结p区的掺杂浓度为1
×
10
16
～1
×
10
20
cm
‑3。
[0020]在本专利技术的一个实施例中，所述浮结p区包括多个沿第一方向排列的浮结；
[0021]其中，在所述第一方向上，所述浮结的宽度为1～5μm、相邻两个所述浮结的间距为1～5μm。
[0022]在本专利技术的一个实施例中，所述N+衬底的掺杂浓度为1
×
10
18
～1
×
10
20
cm
‑3，沿垂直于N+衬底所在平面的方向，所述N+衬底的厚度为50～400μm。
[0023]第二方面，本专利技术还提供一种新型浮结碳化硅功率器件的SM
‑
JTE终端结构，由上述第一方面所述的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法制得。
[0024]与现有技术相比，本专利技术的有益效果在于：
[0025]本专利技术提供一种新型浮结碳化硅功率器件的SM
‑
JTE终端结构及其制备方法，由于在功率器件的终端区形成了JTE区、且JTE区包含沿第一方向排列的多个SMJTE结构，此种将JTE区分割为多个SMJTE结构的方式能够将JTE区的单点的电场峰值分散至这些SMJTE结构，从而降低电场峰值；并且，由于SMJTE对剂量的敏感度降低、剂量窗口变大，因此可以使功率器件具有更强的抗剂量偏移特性。
[0026]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0027]图1是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的一种流程图；
[0028]图2是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的一种示意图；
[0029]图3是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的另一种示意图；
[0030]图4是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的另一种示意图；
[0031]图5是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的另一种示意图；
[0032]图6是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的另一种示意图。
具体实施方式
[0033]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0034]图1是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的一种流程图，图2
‑
6是本专利技术实施例提供的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法的一种示意图。请参见图1
‑
...

【技术保护点】

【技术特征摘要】
1.一种新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法，其特征在于，包括：提供一N+衬底；在所述N+衬底的一侧表面制作至少一层外延结构；所述外延结构包括：第一N
‑
外延层、以及在所述第一N
‑
外延层远离所述N+衬底的一侧表面进行离子注入后形成的浮结p区和JTE区；其中，所述浮结p区位于有源区，所述JTE区位于终端区，且所述JTE区包括沿第一方向排列的多个SMJTE结构；所述第一方向为有源区指向终端区的方向；在所述至少一层外延结构远离所述N+衬底的一侧表面生长第二N
‑
外延层，并在所述第二N
‑
外延层内制作表面终端；在所述第二N
‑
外延层远离所述衬底的一侧表面生长氧化层；在所述第二N
‑
外延层远离所述衬底的一侧表面制作第一电极，并在所述N+衬底远离所述外延结构的一侧表面制作第二电极，所述第一电极与所述氧化层相触。2.根据权利要求1所述的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法，其特征在于，所述外延结构采用如下步骤制得：利用化学气相沉积CVD工艺，在所述N+衬底的一侧表面生长第一N
‑
外延层；在所述第一N
‑
外延层远离所述N+衬底的一侧表面进行有源区Al离子注入，形成浮结p区；在所述第一N
‑
外延层远离所述N+衬底的一侧表面进行终端区Al离子注入，形成JTE区。3.根据权利要求1所述的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法，其特征在于，在第一方向上，所述多个SMJTE结构在第一方向上的宽度逐渐减小、相邻两个SMJTE结构的间距逐渐增大。4.根据权利要求3所述的新型浮结碳化硅功率器件的SM
‑
JTE终端结构制备方法，其特征在于，在第一方向上，所述SMJTE结...

【专利技术属性】
技术研发人员：汤晓燕，刘延聪，张玉明，陈利利，袁昊，宋庆文，陈泽宇，王溶，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：