【技术实现步骤摘要】
一种抗辐照CMOS标准单元的生成方法
[0001]本专利技术涉及标准单元设计和标准单元抗辐照加固领域。
技术介绍
[0002]宇航级集成电路需要对辐射具有一定的抵抗能力,因此需要进行辐照加固设计。使用加固设计的标准单元也被称为辐照加固标准单元。
[0003]标准单元电路对面积和性能要求较高,一般采用全定制设计,即先设计晶体管级的电路原理图,再设计对应的版图。在标准单元的原理图和版图设计上,可以采用特殊的设计方法,实现电路的抗辐照加固。
[0004]现有参考文献:
[0005]文献一:《电子与封装》2013年6期《设计和表征一个65nm抗辐射标准单元库》。
[0006]文献二:林朝明的硕士学位论文《0.13μm SMIC抗辐照单元库的设计及验证》。
[0007]其中,文献一(第15页)与文献二(正文第24页)都使用延迟C单元结构对电路进行抗单粒子瞬态(SET)加固。同时,文献一(第15页)使用保护环对电路进行抗单粒子闩锁加固,文献二(正文第25页)使用环型栅对电路进行抗总剂量效应加固。< ...
【技术保护点】
【技术特征摘要】
1.一种抗辐照CMOS标准单元的生成方法,其特征在于,包括如下四个步骤:步骤一、辐照加固标准单元电路的基本模块划分;步骤二、设计基本模块原理图和版图;步骤三、通过拼接基本模块的原理图形成最终的辐照加固标准单元的原理图;步骤四、通过拼接基本模块的版图形成最终的辐照加固标准单元的版图。2.如权利要求1所述的抗辐照CMOS标准单元的生成方法,其特征在于:将抗辐照CMOS标准单元视为层次化和模块化的电路。3.如权利要求2所述的抗辐照CMOS标准单元的生成方法,其特征在于:步骤一基本模块划分的依据是基本模块本身符合CMOS逻辑电路的设计原理,具有独立的上拉网络和下拉网络,具...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。