用于主设备与外围设备之间的串行数据通信的装置和方法制造方法及图纸

本公开提供了用于主设备与外围设备之间的串行数据通信的装置和方法。微控制器设置有用于驱动外围设备的多个从驱动单元(D1至D5)。提供了速度单元，其具有串行移位寄存器、复用器及经由引脚(LSSI、LSSO)与所连接的从驱动单元的串行寄存器的双工数据通信连接。在速度单元的串行寄存器之间提供串行数据连接以形成串行链连接。复用器具有用于在第一周期或模式中启用串行移位寄存器之间的串行数据连接的逻辑；和用于在第二周期或模式中对于速度单元和相应的从驱动单元的每个对启用该对的串行移位寄存器之间的、处于相对较慢的第二脉冲率的双工数据通信的逻辑，由此数据可以并行地在其间以相对较慢的第二脉冲率串行传递。其间以相对较慢的第二脉冲率串行传递。其间以相对较慢的第二脉冲率串行传递。

【技术实现步骤摘要】
用于主设备与外围设备之间的串行数据通信的装置和方法


[0001]本专利技术涉及用于在主设备与用于驱动外围设备的多个从驱动单元之间进行串行数据通信的方法和装置。

技术介绍

[0002]串行外围接口(SPI)是一种通信接口，其典型地用于计算机的主设备和与外围设备结合使用的诸如外围从芯片的从设备之间的数据通信。例如，5个外围从芯片可以并行地连接到与主设备连接的总线。此外，主设备和各个相应芯片之间的芯片选择线允许主设备选择性地启用/禁用单独的芯片。在需要较多外围从设备的情况下，可能存在主设备可用的引脚的短缺，并且已知使用扩展器来解决这个问题。
[0003]通常，外围从芯片具有1MHz的操作速度。例如，在汽车领域中，集成电路使用通常限于1MHz SPI速度的智能FET。因此，将需要8μs来向外围设备的外围芯片中的标准8位移位寄存器写入和从其读出。因此，为了在主设备到与外围设备相关联的5个从设备中的各个从设备之间发送和接收单个8位字，将需要40μs的周期。

技术实现思路

[0004]本公开涉及一种用于加速主设备和用于驱动外围设备的多个从驱动单元之间的串行数据通信的方法和装置，使得数据通信可以以与现有技术相比更快的速率进行。
[0005]根据第一个方面，提供了一种主设备MC与用于驱动外围设备的多个从驱动单元DU(n)之间的串行数据通信的方法，其中，所述从驱动单元DU(n)包括串行移位寄存器，所述方法包括以下步骤：
[0006]提供对应于单独的从驱动单元DU(n)的单独的速度单元SU(n)，其中，该速度单元SU(n)包括串行移位寄存器；
[0007]提供所述单独的速度单元SU(n)的串行寄存器与单独的对应的从驱动单元DU(n)的串行寄存器之间的双工数据通信连接；
[0008]提供所述速度单元SU(n)的串行寄存器之间的串行数据连接，使得串行寄存器连接在串行链中，其中，数据输入端在链的一端并且数据输出端在链的另一端；
[0009]在第一周期中启用所述速度单元的所述串行寄存器之间的所述串行数据连接，由此数据能够以相对较快的第一脉冲率从主设备串行传递到串行链的所述数据输入端中且从串行链的所述数据输出端传递到所述主设备；并且
[0010]在第二周期中，启用单独的速度单元的串行寄存器与对应的从驱动单元DU(n)的串行寄存器之间的双工数据通信连接，由此数据能够并行地在单独的速度单元的串行寄存器与对应的从驱动单元DU(n)之间以相对较慢的第二脉冲率串行传递。
[0011]在一个实施方式中，所述第二周期持续直到所述移位寄存器中的所有数据在所述双工数据通信中已被移位。
[0012]在另一实施方式中，所述第一周期持续直到连接在所述串行链中的所述速度单元
的所述串行寄存器中的所有数据已被移位到所述串行链的所述数据输出端。
[0013]在另一实施方式中，所述第一脉冲率包括20MHz，所述第二脉冲率包括1MHz。
[0014]在另一实施方式中，所述串行移位寄存器是8位移位寄存器。
[0015]在再一实施方式中，所述单独的速度单元包括另外的串行移位寄存器，并且在所述单独的速度单元的该另外的串行寄存器与附加的单独的对应的从驱动单元的串行寄存器之间提供了另外的双工数据通信连接；并且
[0016]在另一周期中，启用单独的速度单元的所述另外的串行移位寄存器与所述附加的单独的相应从驱动单元的串行寄存器之间的双工数据通信连接。
[0017]根据另一个方面，提供了一种用于在主设备MC与用于驱动外围设备的多个从驱动单元DU(n)之间提供串行数据通信的装置，其中，所述从驱动单元DU(n)包括串行移位寄存器，所述装置包括：
[0018]多个单独的速度单元SU(n)，其中，所述速度单元SU(n)包括串行移位寄存器、复用器逻辑单元以及双工数据通信连接，该双工数据通信连接用于将所述单独的速度单元的串行移位寄存器连接到对应的单独的从驱动单元的串行寄存器；
[0019]速度单元SU(n)的串行寄存器之间的串行数据连接，使得串行寄存器能够被连接在串行链中，数据输入端在链的一端并且数据输出端在链的另一端；
[0020]其中，所述速度单元的所述复用器逻辑单元包括用于在第一周期中启用所述速度单元的所述串行移位寄存器之间的所述串行数据连接的逻辑，由此数据能够以相对较快的第一脉冲率从所述主设备串行传递到串行链的所述数据输入端且从所述串行链的所述数据输出端串行传递到所述主设备；以及
[0021]其中，所述速度单元的复用器逻辑单元包括用于在第二周期中启用所述单独的速度单元的串行移位寄存器与对应的从驱动单元的串行移位寄存器之间的、处于相对较慢的第二脉冲率的双工数据通信的逻辑，由此数据能够并行地在所述单独的速度单元的串行移位寄存器与对应的从驱动单元的串行移位寄存器之间以相对较慢的第二脉冲率串行传递。
[0022]在再一实施方式中，所述复用器逻辑单元使所述第二周期能够持续，直到所述移位寄存器中的所有数据已经在所述双工数据通信中被移位。
[0023]在再一实施方式中，所述复用器逻辑单元使所述第一周期能够持续，直到连接在所述串行链中的所述速度单元的所述串行寄存器中的所有数据已经被移位到所述串行链的数据输出端。
[0024]在再一实施方式中，所述第一脉冲率包括20MHz，所述第二脉冲率包括1MHz。
[0025]在再一实施方式中，所述串行移位寄存器是8位移位寄存器。
[0026]在再一实施方式中，所述单独的速度单元包括另外的串行移位寄存器，并且在所述单独的速度单元SU(n)的该另外的串行寄存器与附加的单独的对应的从驱动单元的串行寄存器之间提供了另外的双工数据通信连接；以及
[0027]其中，所述速度单元的复用器逻辑单元包括用于启用单独的速度单元的所述另外的串行移位寄存器与所述附加的单独的相应从驱动单元的串行寄存器之间的双工数据通信连接的逻辑。
[0028]在另一个实施方式中，提供了一种用于主设备与多个外围设备的串行数据通信的系统，所述系统包括：
[0029]能够连接到所述主设备的微控制器：
[0030]用于驱动所述外围设备的多个从驱动单元DU(n)，其中，所述从驱动单元DU(n)包括串行移位寄存器；
[0031]多个单独的速度单元SU(n)，各个速度单元对应于单独的从驱动单元DU(n)，其中，所述速度单元SU(n)包括串行移位寄存器、复用器逻辑单元以及双工数据通信连接，所述双工数据通信连接用于将所述单独的速度单元的串行移位寄存器连接到对应的单独的从驱动单元的串行寄存器；
[0032]在所述速度单元的串行寄存器之间的串行数据连接，使得串行寄存器能够被连接在串行链中，其中，在该链的一端处的数据输入端被连接到所述微控制器的输出端并且在该链的另一端处的数据输出端被连接到所述微控制器的输入端；
[0033]其中，所述速度单元的所述复用器逻辑单元包括用于在第一周期中启用所述速度单元的所述串行移位寄存器之间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种主设备(MC)与用于驱动外围设备的多个从驱动单元(DU(n))之间的串行数据通信的方法，其中，所述从驱动单元(DU(n))包括串行移位寄存器，所述方法包括以下步骤：提供对应于单独的从驱动单元(DU(n))的单独的速度单元(SU(n))，其中，该速度单元(SU(n))包括串行移位寄存器；提供所述单独的速度单元(SU(n))的串行移位寄存器与单独的对应的从驱动单元(DU(n))的串行移位寄存器之间的双工数据通信连接；提供所述速度单元(SU(n))的串行移位寄存器之间的串行数据连接，使得串行寄存器连接在串行链中，其中，数据输入端在所述串行链的一端并且数据输出端在所述串行链的另一端；在第一周期中启用所述速度单元的所述串行移位寄存器之间的所述串行数据连接，由此数据能够以相对较快的第一脉冲率从所述主设备串行传递到所述串行链的所述数据输入端中且从所述串行链的所述数据输出端传递到所述主设备；以及在第二周期中，启用单独的速度单元的串行移位寄存器与对应的从驱动单元(DU(n))的串行移位寄存器之间的所述双工数据通信连接，由此数据能够并行地在单独的速度单元的串行移位寄存器与对应的从驱动单元(DU(n))之间以相对较慢的第二脉冲率串行传递。2.根据权利要求1所述的方法，其中，所述第二周期持续，直到所述串行移位寄存器中的所有数据在所述双工数据通信中已被移位。3.根据权利要求1或2所述的方法，其中，所述第一周期持续，直到连接在所述串行链中的所述速度单元的所述串行移位寄存器中的所有数据已被移位到所述串行链的所述数据输出端。4.根据前述权利要求中任一项所述的方法，其中，所述第一脉冲率包括20MHz，并且所述第二脉冲率包括1MHz。5.根据前述权利要求中任一项所述的方法，其中，所述串行移位寄存器是8位移位寄存器。6.根据前述权利要求中任一项所述的方法，其中，所述单独的速度单元包括另外的串行移位寄存器，并且在所述单独的速度单元的该另外的串行移位寄存器与附加的单独的对应的从驱动单元的串行移位寄存器之间提供了另外的双工数据通信连接；并且在另一周期中，启用单独的速度单元的所述另外的串行移位寄存器与所述附加的单独的相应从驱动单元的串行移位寄存器之间的所述另外的双工数据通信连接。7.一种用于在主设备(MC)与用于驱动外围设备的多个从驱动单元(DU(n))之间提供串行数据通信的装置，其中，所述从驱动单元(DU(n))包括串行移位寄存器，所述装置包括：多个单独的速度单元(SU(n))，其中，所述速度单元(SU(n))包括串行移位寄存器、复用器逻辑单元以及双工数据通信连接，该双工数据通信连接用于将所述单独的速度单元的串行移位寄存器连接到对应的单独的从驱动单元的串行移位寄存器；速度单元(SU(n))的串行移位寄存器之间的串行数据连接，使得所述速度单元(SU(n))的串行移位寄存器能够被连接在串行链中，数据输入端在所述串行链的一端并且数据输出端在所述串行链的另一端；其中，所述速度单元的所述复用器逻辑单元包括用于在第一周期中启用所述速度单元的所述串行移位寄存器之间的所述串行数据连接的逻辑单元，由此数据能够以相对较快的
第一脉冲率从所述主设备串行传递到所述串行链的所述数据输入端且从所述串行链的所述数据输出端串行传递到所述主设备；并且其中，所述速度单元的所述复用器逻辑单元包括用于在第二周期中启用所述单独的速度单元的串行移位寄存器与对应的从驱动单元的串行移位寄存器之间的、处于相对较慢的第二脉冲率的双工数据通信的逻辑单元，由此数据能够并行地在所述单独的速度单元的串行移位寄存器与对应的从驱动单元的串行移位寄存器之间以相对较慢的第二脉冲率串行传递。8.根据权利要求7所述的装置，其中，所述复用器逻辑单元使所述第二周期能够持续，直到所述串行移位寄存器中的所有数据已经在所述双工数据通信中被移位。9.根据权利要求7或8所述的装置，其中，所述复用器逻辑单元使所述第一周期能够持续，直到连接在所述串行链中的所述速度单元的所述串行移位寄存器中的所有数据已经被移位到所述串行链的数据输出端。10.根据权利要求7至9中任一项所述的装置，其中，所述第一脉冲率包括20MHz，并且所述第二脉冲率包括1MHz。11.根据权利要求7至10中任一项所述的装置，其中，所述串行移位寄存器是8位移位寄存器。12....

【专利技术属性】
技术研发人员：W，
申请(专利权)人：APTIV技术有限公司，
类型：发明
国别省市：