加快芯片验证初始化进程的方法及应用技术

本发明专利技术公开了一种加快芯片验证初始化进程的方法及应用，该方法包括以下步骤：收集所述芯片内多个模块的复位信号和时钟信号；根据预设规则将多个所述复位信号和时钟信号赋值；并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起，以供芯片的块级和芯片级验证。该方法能够通过对宏定义进而对复位信号和时钟信号赋值，实现快速准确地释放复位信号和配置使能信号等控制信号，可以大大提高芯片的块级和芯片级的仿真初始化时间。的块级和芯片级的仿真初始化时间。的块级和芯片级的仿真初始化时间。

【技术实现步骤摘要】
加快芯片验证初始化进程的方法及应用


[0001]本专利技术是关于通信领域，特别是关于一种加快芯片验证初始化进程的方法及应用。

技术介绍

[0002]在块级和芯片级验证过程中，由于集成了大量的模块，仿真的初始化所需要的时间比模块级要增加很多，而各个模块在下载真实的工作配置之前，先需要配置各自的复位信号以及控制时钟的使能信号，只有复位信号释放并且使能信号使能之后逻辑才能开始正常工作。所以块级和芯片级仿真需要在开始之前将复位信号和使能信号配置完成。
[0003]现有的配置方式有两种：frontdoor(通过cpu总线对芯片寄存器进行操作称作前门访问)和backdoor(直接通过层次结构的路径对芯片寄存器进行访问)。
[0004]采用frontdoor的方式进行配置。frontdoor是使用cpu访问的接口按照配置寄存器的地址将这些配置逐条进行配置，验证人员将所需的复位信号和使能信号等控制信息的配置寄存器全部收集并且完成cpu所需的配置文件。该方式由于是逐条配置，并且是从顶层一层一层地进行传递才能将对应寄存器的值配置进去，每一条配置至少也要几十个cycle的时间，所以消耗的仿真时间会比较多。
[0005]采用backdoor的方式进行配置。验证人员通过对不同路径下的信号以强制赋值的方式进行复位信号的释放和使能信号等信息的控制。由于块级和芯片级的集成的模块数量会比较多，需要验证人员将复位信号以及使能信号等控制信息全部找出来按照不同的路径进行强制赋值，容易出现遗漏，而一旦出现遗漏只能在仿真出现问题之后才发现，造成验证环境反复编译和运行，也会消耗较多的时间。
[0006]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0007]本专利技术的目的在于提供一种加快芯片验证初始化进程的方法及应用，解决芯片块级和芯片级的验证对于复位信号和使能信号配置效率低下、容易遗漏以及反复编译运行的问题。
[0008]为实现上述目的，本专利技术的实施例提供了一种加快芯片验证初始化进程的方法。
[0009]在本专利技术的一个或多个实施方式中，所述方法包括：收集所述芯片内多个模块的复位信号和时钟信号；根据预设规则将多个所述复位信号和时钟信号赋值；并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起，以供执行芯片的块级和芯片级验证。
[0010]在本专利技术的一个或多个实施方式中，所述根据预设规则将多个所述复位信号和时钟信号赋值，包括：将所述复位信号赋值为第一值，所述时钟信号赋值为第二值时，且第一值和第二值不同。
[0011]在本专利技术的一个或多个实施方式中，所述并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起，包括：通过宏控制并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起。
[0012]在本专利技术的另一个方面当中，提供了一种加快芯片验证初始化进程的装置，其包括收集模块、赋值模块和控制模块。
[0013]收集模块，用于收集所述芯片内多个模块的复位信号和时钟信号。
[0014]赋值模块，用于根据预设规则将多个所述复位信号和时钟信号赋值。
[0015]控制模块，用于并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起，以供芯片的块级和芯片级验证。
[0016]在本专利技术的一个或多个实施方式中，所述赋值模块还用于：将所述复位信号赋值为第一值，所述时钟信号赋值为第二值时，且第一值和第二值不同。
[0017]在本专利技术的一个或多个实施方式中，所述控制模块还用于：通过宏控制并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起。
[0018]在本专利技术的另一个方面当中，提供了一种电子设备，包括：至少一个处理器；以及存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如上所述的加快芯片验证初始化进程的方法。
[0019]在本专利技术的另一个方面当中，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的加快芯片验证初始化进程的方法的步骤。
[0020]与现有技术相比，根据本专利技术实施方式的加快芯片验证初始化进程的方法及应用，其能够通过对宏定义进而对复位信号和时钟信号赋值，实现快速准确地释放复位信号和配置使能信号等控制信号，可以大大提高芯片的块级和芯片级的仿真初始化时间。
附图说明
[0021]图1是根据本专利技术一实施方式的加快芯片验证初始化进程的方法的流程图；
[0022]图2是根据本专利技术一实施方式的加快芯片验证初始化进程的装置的结构图；
[0023]图3是根据本专利技术一实施方式的加快芯片验证初始化进程的计算设备的硬件结构图。
具体实施方式
[0024]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。
[0025]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0026]以下结合附图，详细说明本专利技术各实施例提供的技术方案。
[0027]实施例1
[0028]如图1所示，介绍本专利技术的一个实施例中加快芯片验证初始化进程的方法，该方法包括如下步骤。
[0029]步骤S101，收集芯片内多个模块的复位信号和时钟信号。
[0030]步骤S102，根据预设规则将多个复位信号和时钟信号赋值。
[0031]步骤S103，并行释放多个复位信号，并将控制时钟信号的使能信号置起，以供芯片的块级和芯片级验证。
[0032]收集芯片的各个模块中需要使用的复位信号和使能信号等控制信号，根据预设规则将多个复位信号和时钟信号赋值，通过特定的宏控制代码的编译，保证各个模块的复位信号和使能信号只有在验证的时候起作用，并以并行执行的方式控制各模块的复位信号和使能信号，以提高初始化效率。根据本专利技术实施方式的加快芯片验证初始化进程的方法在芯片的块级和芯片级只要统一对上述宏进行定义即可实现所有复位信号的释放和使能信号置起的操作，大大加快验证的初始化时间同时避免反复编译。在不需要使用上述的场景，去掉该特定宏定义即可。
[0033]具体的，通过关键字匹配的方法将本模块复位信号和使能信号等控制信号收集起来，根据预设规则将多个复位信号和时钟信号赋值，生成对应的仿真代码。举例来说，在模块A中集成了10个复位信号：reset0～reset9，同时还有8个控制时钟的信号：cfgEnClk0～cfgEnClk7。生成的仿真代码示例如下：
[0034][0035][0036]其中，控制时钟的信号：cfgEnClk0～cfgEnClk7为1时表示该时钟信号有效，复位信号：reset0～rese本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种加快芯片验证初始化进程的方法，其特征在于，所述方法包括：收集所述芯片内多个模块的复位信号和时钟信号；根据预设规则将多个所述复位信号和时钟信号赋值；并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起，以供芯片的块级和芯片级验证。2.如权利要求1所述的加快芯片验证初始化进程的方法，其特征在于，所述根据预设规则将多个所述复位信号和时钟信号赋值，包括：将所述复位信号赋值为第一值，所述时钟信号赋值为第二值时，且第一值和第二值不同。3.如权利要求1所述的加快芯片验证初始化进程的方法，其特征在于，所述并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起，包括：通过宏控制并行释放多个所述复位信号，并将控制所述时钟信号的使能信号置起。4.一种加快芯片验证初始化进程的装置，其特征在于，所述装置包括：收集模块，用于收集所述芯片内多个模块的复位信号和时钟信号；赋值模块，用于根据预设规则将多个所述复位信号和时钟信号...

【专利技术属性】
技术研发人员：常志恒，叶亮，王智，
申请(专利权)人：苏州盛科通信股份有限公司，
类型：发明
国别省市：