一种利用分割技术的高维持电压的LDMOS-SCR器件结构制造技术

本发明专利技术属于集成电路的静电泄放保护电路的设计领域，特别涉及一种利用分割技术的高维持电压的LDMOS

A ldmos-scr device structure with high sustaining voltage using segmentation technology

【技术实现步骤摘要】
一种利用分割技术的高维持电压的LDMOS
‑
SCR器件结构


[0001]本专利技术属于集成电路的静电泄放(Electro
‑
Static discharg，简称ESD)保护电路的设计领域，特别涉及一种利用分割技术的高维持电压的横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semicondutor简称LDMOS)
‑
半导体控制整流器(Semiconductor Control Rectifier简称SCR)器件结构。

技术介绍

[0002]静电放电(ESD)是指有限的电荷通过不同物体的接触和分离过程在两个不同电势的物体之间转移的事件，如此快速的放电过程会瞬时产生极高的电压及电流脉冲。高电压产生的高电场会导致电路内部器件的绝缘层击穿，引起漏电增加，甚至电路功能异常。瞬态大电流产生的局部热量会导致半导体材料、金属或者半导体结烧毁，引发短路、阻抗增大等问题。静电放电是造成大多数的电子元件或电子系统受到过度电性应力破坏的主要因素，该可靠性问题也是国产集成电路的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种利用分割技术的高维持电压的LDMOS
‑
SCR器件结构，其特征在于，该结构包括：p型硅衬底；所述p型硅衬底上形成n型的埋层区；所述n型的埋层区上从左到右分别形成一个p型深阱区、一个n型深阱区，且所述n型深阱区邻接所述p型深阱区；所述n型深阱区内从左到右依次设有第二n型的重掺杂区、第二p型的重掺杂区且所述第二n型的重掺杂区和第二p型的重掺杂区与阳极相连；所述p型深阱区内由从前到后交错设置的多个第一p型的重掺杂区和第一n型的重掺杂区，第一p型的重掺杂区和第一n型的重掺杂区与阴极连接。2.根据权利要求1所述的一种利用分割技术的高维持电压的LDMOS
‑
SCR器件结构，其特征在于，p型深阱区上交错设置的多个第一p型的重掺杂区和第一n型的重掺杂区的左侧，n型深阱区上的第二p型重掺杂区的右侧，以及p型深阱区上交错设置的多个第一p型的重掺杂区和第一n型的重掺杂区与n型深阱区上的第二n型的重掺杂区之间通过氧化层分隔。3.根据权利要求2所述的一种利用分割技术的高维持电压的LDMOS
‑
SCR器件结构，其特征在于，p型深阱区上交错设置的多个第一p型的重掺杂区和第一n型的重掺杂区的右侧，以及p型深阱区上交错设置的多个第一p型的重掺杂区和第一n型的重掺杂区与n型深阱区上的第二n型重掺杂区之间的氧化层的部分表面，均设置有多晶硅栅区，多晶硅栅区通过多晶电阻Rpoly接阴极...

【专利技术属性】
技术研发人员：钱玲莉，熊派派，徐青，黄晓宗，张世莉，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：