阵列基板及其制作方法、显示面板技术

本申请公开了一种阵列基板及其制作方法、显示面板，该阵列基板包括叠层设置的衬底、第一有源层、第一栅极、第二有源层以及第二栅极，第一有源层包括与第一栅极对应的第一沟道部，第二有源层包括与第二栅极对应的第二沟道部，第一有源层和第二有源层并联连接，第一沟道部和第二沟道部分离设置；本申请通过在衬底上设置并联连接的双层有源层，以及利用双层栅极结构对双层有源层进行导通，第一有源层和第二有源层的共同导通，增加了器件的导通通道，而分离设置的两层有源层可以对每一有源层的膜层厚度进行精确调控，在保证了器件的电子迁移率的情况下，同时还提高了器件均一性。同时还提高了器件均一性。同时还提高了器件均一性。

Array substrate, its manufacturing method and display panel

【技术实现步骤摘要】
阵列基板及其制作方法、显示面板


[0001]本申请涉及显示领域，尤其涉及一种阵列基板及其制作方法、显示面板。

技术介绍

[0002]常见的薄膜晶体管中有源层的材料一般包括非晶硅、低温多晶硅以及氧化物。氧化物TFT由于其具有较低的漏电流和较高的迁移率，被广泛应用到显示行业TFT器件中。
[0003]对于现有顶栅结构的氧化物TFT，由于该类型器件的迁移率上限较小，因此通常会采用双栅结构或双有源层结构来提升氧化物TFT的迁移率，双栅结构对氧化物TFT的迁移率提升通常只有单栅的1.4倍，而双有源层结构中各有源层的厚度较难控制，器件均一性较差，无法满足高分辨率产品的需求。

技术实现思路

[0004]本申请提供一种阵列基板及其制作方法、显示面板，以提供一种器件均一性好以及高迁移率的阵列基板。
[0005]为解决上述方案，本申请提供的技术方案如下：
[0006]本申请提供一种阵列基板，其包括：
[0007]衬底；
[0008]第一有源层，设置于所述衬底上，所述第一有源层包括第一沟道部；
[0009]第一栅极，设置于所述第一有源层上，所述第一栅极与所述第一沟道部对应设置；
[0010]第二有源层，设置于所述第一栅极上，所述第二有源层包括第二沟道部；
[0011]第二栅极，设置于所述第二有源层上，所述第二栅极与所述第二沟道部对应设置；
[0012]其中，所述第一有源层和所述第二有源层并联连接，所述一沟道部和所述第二沟道部分离设置。
[0013]在本申请的阵列基板中，所述第一有源层还包括位于所述第一沟道部两侧的第一导体部，所述第二有源层还包括位于所述第二沟道部两侧的第二导体部；
[0014]其中，所述第一导体部和对应的所述第二导体部电连接。
[0015]在本申请的阵列基板中，所述阵列基板还包括：
[0016]层间绝缘层，设置于所述第一有源层上，所述层间绝缘层包括多个第一过孔，所述第一过孔使部分所述第一导体部裸露；
[0017]所述第二有源层设置于所述层间绝缘层上，所述第二导体部搭接在所述第一过孔内壁上，以及所述第二导体部通过所述第一过孔与所述第一导体部连接；
[0018]钝化层，设置于所述层间绝缘层上以及覆盖所述第二栅极，所述钝化层包括多个第二过孔，所述第二过孔使部分所述第二导体部裸露。
[0019]在本申请的阵列基板中，所述阵列基板还包括：
[0020]源漏极层，设置于所述衬底和所述第一有源层之间，所述源漏极层包括分离设置的源极和漏极，所述源极和所述漏极分别与所述第一有源层两侧的所述第一导体部电连
接。
[0021]在本申请的阵列基板中，在所述阵列基板的俯视图方向上，所述第一沟道部在所述源极上的正投影位于所述源极内。
[0022]在本申请的阵列基板中，所述第一沟道部的长度小于所述第二沟道部的长度。
[0023]在本申请的阵列基板中，所述第一沟道部中氧元素的质量比小于所述第二沟道部中氧元素的质量占比。
[0024]在本申请的阵列基板中，所述第一沟道部包括靠近所述衬底一侧的第一子沟道和远离所述衬底一侧的第二子沟道，所述第一子沟道中窄禁带元素的质量占比大于所述第二子沟道中窄禁带元素的质量占比。
[0025]在本申请的阵列基板中，在所述衬底至所述第一有源层的方向上，所述第一沟道部中窄禁带元素的质量占比逐渐减小。
[0026]本申请提出了一种阵列基板的制作方法，其包括：
[0027]提供一衬底；
[0028]在所述衬底上形成第一有源层；
[0029]在所述第一有源层上形成第一栅极，所述第一栅极与所述第一有源层的第一沟道部对应设置；
[0030]在所述第一栅极上形成第二有源层，所述第一有源层和所述第二有源层并联连接，以及所述一沟道部和所述第二有源层的第二沟道部分离设置；
[0031]在所述第二有源层上形成第二栅极，所述第二栅极与所述第二沟道部对应设置。
[0032]本申请还提出了一种显示面板，所述显示面板包括上述阵列基板和位于所述阵列基板一侧的发光构件，所述阵列基板和所述发光构件组合为一体。
[0033]有益效果：本申请公开了一种阵列基板及其制作方法、显示面板，该阵列基板包括叠层设置的衬底、第一有源层、第一栅极、第二有源层以及第二栅极，第一有源层包括与第一栅极对应的第一沟道部，第二有源层包括与第二栅极对应的第二沟道部，第一有源层和第二有源层并联连接，第一沟道部和第二沟道部分离设置；本申请通过在衬底上设置并联连接的双层有源层，以及利用双层栅极结构对双层有源层进行导通，第一有源层和第二有源层的共同导通，增加了器件的导通通道，而分离设置的两层有源层可以对每一有源层的膜层厚度进行精确调控，在保证了器件的电子迁移率的情况下，同时还提高了器件均一性。
附图说明
[0034]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0035]图1为本申请阵列基板的第一种结构图；
[0036]图2为本申请阵列基板的第二种结构图；
[0037]图3为本申请阵列基板的第三种结构图；
[0038]图4为本申请阵列基板的制作方法步骤图；
[0039]图5A至图5H为本申请阵列基板的制作工艺步骤图。
具体实施方式
[0040]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0041]现有的阵列基板通常采用双栅结构或双有源层结构来提升氧化物TFT的迁移率，双栅结构对氧化物TFT的迁移率提升通常只有单栅的1.4倍，而双有源层结构中两层有源层叠层设置，各层有源层的厚度较难控制，器件均一性较差。因此本申请提出了一种阵列基板以解决上述技术问题。
[0042]本申请提供一种阵列基板100，其包括衬底110、设置于所述衬底110上的第一有源层140、设置于所述第一有源层140上的第一栅极160、设置于所述第一栅极160上的第二有源层180、以及设置于所述第二有源层180上的第二栅极210。
[0043]在本实施例中，所述第一有源层140包括第一沟道部141，所述第二有源层180包括第二沟道部181，所述第一栅极160与所述第一沟道部141对应设置，所述第二栅极210与所述第二沟道部181对应设置。
[0044]在本实施例中，所述第一有源层140和所述第二有源层180可以并联连接，所述一沟道部和所述第二沟道部181分离设置。
[0045]在本实施例中，本申请通过在衬底110上设置并联连接的双层有源层，以及利用双层栅极结构对双层有源层进行导通，第一有源层140和第二有源层180的共同导通，而分离设置的两层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底；第一有源层，设置于所述衬底上，所述第一有源层包括第一沟道部；第一栅极，设置于所述第一有源层上，所述第一栅极与所述第一沟道部对应设置；第二有源层，设置于所述第一栅极上，所述第二有源层包括第二沟道部；第二栅极，设置于所述第二有源层上，所述第二栅极与所述第二沟道部对应设置；其中，所述第一有源层和所述第二有源层并联连接，所述一沟道部和所述第二沟道部分离设置。2.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层还包括位于所述第一沟道部两侧的第一导体部，所述第二有源层还包括位于所述第二沟道部两侧的第二导体部；其中，所述第一导体部和对应的所述第二导体部电连接。3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：层间绝缘层，设置于所述第一有源层上，所述层间绝缘层包括多个第一过孔，所述第一过孔使部分所述第一导体部裸露；所述第二有源层设置于所述层间绝缘层上，所述第二导体部搭接在所述第一过孔内壁上，以及所述第二导体部通过所述第一过孔与所述第一导体部连接；钝化层，设置于所述层间绝缘层上以及覆盖所述第二栅极，所述钝化层包括多个第二过孔，所述第二过孔使部分所述第二导体部裸露。4.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：源漏极层，设置于所述衬底和所述第一有源层之间，所述源漏极层包括分离设置的源极和漏极，所述源极和所述漏极分别与所述第一有源层两侧的所述第...

【专利技术属性】
技术研发人员：罗传宝，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：