一种高速低电压导电桥式阻变存储器件的制作方法技术

本发明专利技术公开了一种高速低电压导电桥式阻变存储器件的制作方法。本发明专利技术的制作方法包括：在表面有氧化硅或氮化硅的衬底上制备下电极，通过等离子增强化学气相沉积等工艺制备较厚的隔离层氧化硅或氮化硅，再对隔离层氧化硅或氮化硅层进行刻蚀以形成井区，然后通过磁控溅射、电子束蒸发等工艺沉积阻变层氧化物，沉积上电极并通过湿法腐蚀进行图形化，最后通过湿法或干法腐蚀去除部分隔离层以暴露下电极。本发明专利技术通过平面微纳加工工艺，降低了工艺复杂度，同时，井区的存在使上下电极在阻变功能区以外形成良好的电学隔离，还能精确控制阻变层厚度。从而能够实现极低的工作电压与很快的切换速度，可广泛适用于新型非易失性存储器CBRAM的加工制造。CBRAM的加工制造。CBRAM的加工制造。

A fabrication method of high speed and low voltage conductive bridge resistive variable memory device

【技术实现步骤摘要】
一种高速低电压导电桥式阻变存储器件的制作方法


[0001]本专利技术涉及一种高速低电压导电桥式阻变存储器件的制作方法，属于信息存储


技术介绍

[0002]由于微电子工艺节点的不断降低，使得传统的非易失性存储器开始面临巨大挑战，导电桥式阻变存储器(CBRAM)，作为一种新型的非易失性存储器，由于其相对简单的功能结构、与CMOS工艺的高度兼容性以及读写串扰较低等优点，使得CBRAM在一众新型非易失性存储器中脱颖而出，成为下一代非易失性存储器的有力候选之一。然而，目前的CBRAM面临两个主要问题：首先，目前CBRAM器件的工作电压都比较高，通常高于1V，然而目前先进微电子工艺节点加工的晶体管的阈值电压一般小于0.4V，这使得CBRAM难以与先进的微电子工艺进行集成。

技术实现思路

[0003]本专利技术所要解决的技术问题是：目前加工制作的CBRAM器件存在工作电压较高，难以与先进的微电子工艺进行集成等技术问题。
[0004]为了解决上述技术问题，本专利技术提供了一种高速低电压导电桥式阻变存储器件的制作方法，采用平面微本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速低电压导电桥式阻变存储器件的制作方法，其特征在于，采用平面微纳加工制作，具体包括如下步骤：步骤1：在硅片衬底上制作一层绝缘层；步骤2：在步骤1所得的具有绝缘层的硅片衬底上制作下电极；步骤3：在下电极上沉积绝缘层；步骤4：涂胶、光刻和显影，暴露刻蚀区，通过湿法刻蚀或干法刻蚀对绝缘层进行刻蚀，完全刻蚀至下电极以形成井区；步骤5：去除步骤4中的光刻胶后，沉积一层纳米级厚度的的氧化硅、氧化铝或氧化铪层作为阻变层；步骤6：在步骤5所得的样品上制作上电极；步骤7：涂胶、光刻和显影，暴露刻蚀区，通过湿法刻蚀或干法刻蚀对步骤3中的绝缘层进行刻蚀，完全刻蚀至下电极，使得下电极暴露出来，从而得到导电桥式阻变存储器件；步骤8：将限制电流的偏置电路与制作出来的导电桥式阻变存储器件进行连接，从而限制流过导电桥式阻变存储器的电流；所述限制电流的偏执电路为单个场效应晶体管组成的限流电路或为多个场效应晶体管组成的限流电路。2.如权利要求1所述的高速低电压导电桥式阻变存储器件的制作方法，其特征在于，所述步骤1中的绝缘层为氧化硅层或氮化硅层；所述氧化硅层是利用热氧化工艺生长而成；所述氮化硅层是利用化学气相沉积方法制备而成。3.如权利要求2所述的高速低电压导电桥式阻变存储器件的制作方法，其特征在于，所述步骤2中下电极的制作方法包括以下两种方法中的任意一种：方法一：通过基于剥离光刻胶的剥离工艺沉积下电极并图形化，所述剥离光刻胶的旋涂厚度应大于下电极厚度；方法二：沉积下电极并光刻，之后进行湿法刻蚀、干法刻蚀或化学机械抛光进行下电极图形化制作。4.如权利要求3所述的高速低电压导电桥式阻变存储器件的制作方法，其特征在于，所述下电极的制作材料为惰性金属，所述惰性金属为铂、钨和金中的至少一种，所述下电极的沉积方法包括热蒸发、电子束蒸发、磁控...

【专利技术属性】
技术研发人员：任豪，曹海潮，
申请(专利权)人：上海科技大学，
类型：发明
国别省市：