本发明专利技术属于网络通信技术领域，公开了一种基于折叠SRAM的流分类装置及表项压缩方法，对规则集进行预处理得到执行动作与压缩动作；将执行动作存储至SRAM，将压缩动作存储至寄存器向量；解析器接收输入数据流，提取数据包头部信息中关键信息字段并完成拼接操作，以关键信息向量方式输出；接收关键信息向量，对关键信息向量进行分段存储；规则匹配模块基于折叠SRAM的BV查找方式，索引地址根据压缩动作所得偏移值修正，以完成查表操作；查表所得执行动作是流分类指令码与压缩动作进行多级循环匹配，直至得到最终匹配结果输出。本发明专利技术具有适用于硬件实现、减少缓存开销以及协议无关的优点，可用于通信网络中的数据流识别与分类。可用于通信网络中的数据流识别与分类。可用于通信网络中的数据流识别与分类。
A stream classification device and table item compression method based on folded SRAM
【技术实现步骤摘要】
一种基于折叠SRAM的流分类装置及表项压缩方法
[0001]本专利技术属于网络通信
，尤其涉及一种基于折叠SRAM的流分类装置及表项压缩方法。
技术介绍
[0002]随着网络的发展，客户需要更加多样化和更加快速安全的服务。数据流分类装置作为交换机中的重要组成部分，承担了根据数据流中的关键信息对数据流进行区分，进而提供不同的操作的功能。流分类模块的性能决定了交换机是否能够根据客户的需求提供精准、快速、多样的服务。OpenFlow执行的内核功能之一是流表查找，其类似于经典的多字段包分类机制。随着OpenFlow控制层面的精细化，其维护的流表中匹配字段的个数也随着协议标准的不断更新而增长，而伴随网络规模的增大，流表项条数将会爆炸性增长。
[0003]目前，基于三元内容寻址存储器(TCAM)的流分类装置在网络中发挥着重要作用，其缺点是容量小，价格高，功率大，不适合大规模的规则查找。而在基于BV的算法的流分类装置中，相对较大的内存资源消耗严重阻碍了算法的广泛应用。当前主流使用为二维流水结构的BV查找装置，部署在FPGA通过逻辑资源实现BV查找的处理单元，而FPGA上逻辑资源过多的消耗会影响性能，同时该结构不方便部署在ASIC上。
[0004]通过上述分析，需要一种基于SRAM实现，资源消耗少，处理速率快且可以部署在ASIC的高性能流分类装置。
[0005]通过上述分析，现有技术存在的问题及缺陷为：
[0006](1)现有基于三元内容寻址存储器(TCAM)的流分类装置容量小，价格高，功率大，不适合大规模的规则查找。
[0007](2)现有基于BV的算法的流分类装置中，相对较大的内存资源消耗严重阻碍了算法的广泛应用。
[0008](3)现有二维流水结构的BV查找装置部署在FPGA通过逻辑资源实现处理单元，FPGA上逻辑资源过多的消耗会影响性能，且不方便部署在ASIC上。
技术实现思路
[0009]针对现有技术存在的问题，本专利技术提供了一种基于折叠SRAM的流分类装置及表项压缩方法。
[0010]本专利技术是这样实现的，一种基于折叠SRAM流分类表项压缩方法。所述表项压缩方法通过对流分类装置所处理规则集进行预处理，识别通配符并据此划分子规则集，同时生成预处理结果执行动作与压缩动作，该执行动作与压缩动作需协同专用表项压缩的流分类装置实现；所述表项压缩的流分类装置基于折叠SRAM实现，该装置存储CPU配置下的执行动作与压缩动作，通过维护分段号计数器以及偏移量，对块SRAM进行分时复用完成BV的匹配查找，输出匹配结果经多级循环匹配，直至将最终匹配结果即指令码输出。
[0011]该所述基于折叠SRAM的流分类表项压缩方法包括：
[0012]利用软件规则预处理对规则集进行预处理，划分子规则集，得到执行动作与压缩动作，实现表项压缩的预处理。
[0013]进一步，所述执行动作与压缩动作通过软件对规则集预处理获得，所述执行动作存储器结构采用SRAM，所述压缩动作存储器结构采用寄存器。
[0014]进一步，所述基于折叠SRAM的流分类装置及表项压缩方法包括以下步骤：
[0015]步骤一，对规则集进行预处理，得到执行动作与压缩动作；
[0016]步骤二，通过CPU配置模块，将规则预处理得到的执行动作存储至SRAM，并将压缩动作存储至寄存器向量中；
[0017]步骤三，解析器接收输入数据流，提取数据包头部信息中关键信息字段并完成拼接操作，以关键信息向量方式输出；
[0018]步骤四，规则匹配模块接收关键信息向量，对所述关键信息向量进行分段存储，每个分段为子字段向量的元素；
[0019]步骤五，规则匹配模块根据基于折叠SRAM的BV查找方式，索引地址根据压缩动作所得偏移值修正，以完成查表操作；
[0020]步骤六，查表所得执行动作即流分类指令码与压缩动作进行多级循环匹配，直至得到最终匹配结果输出。
[0021]在本专利技术步骤一、二中，通过软件对规则集的预处理，增加软件操作的复杂度以获取硬件的资源优化以及灵活性，同时执行动作与压缩动作的可配置，可使得基于折叠SRAM的可压缩表项的流分类装置应对不同规则集。
[0022]在本专利技术的步骤三中，通过对关键信息的提取与拼接，可减少匹配字段的总长度，提高匹配速度并减少缓存。
[0023]在本专利技术的步骤四、五中，步骤四的分段存储便于基于折叠SRAM的BV查找通过维护子字段号进行索引，而偏移值修正的引入，可协同压缩动作减少缓存的开销。
[0024]在本专利技术的步骤六中，通过循环多级匹配的方式，可有效避免因逻辑深度过大而可能导致的时序问题。
[0025]进一步，所述步骤一中的对规则集进行预处理，得到执行动作与压缩动作包括：
[0026](1)预处理过程给定子规则集深度d、分段长度s，通过遍历规则集识别连续通配符，根据连续通配符的位置与数目对每条规则分类；
[0027](2)根据分类结果对规则集进行排列得到压缩规则集R与压缩数组C，C
ij
用于描述对R
ij
压缩行为；
[0028](3)划分子规则集，对于每个子规则集对应一片SRAM，R
i
为执行动作向量，C
i
为压缩动作向量；
[0029](4)C
i
压缩动作向量中C
j
＝1表示R
j
元素可压缩，C
j
＝0表示不可压缩；
[0030](5)R
i
执行动作向量根据C
i
压缩动作向量进行优化，若R
j
元素描述结果C
j
为可压缩，则删除所述元素，对应SRAM对所述元素不进行存储。
[0031]进一步，所述步骤五中，基于折叠SRAM的BV查找方式，通过维护子字段号计数器，选择不同子字段进行分时查找实现。
[0032]所述地址索引格式为{子字段号
‑
偏移，子字段向量[子字段号]}。
[0033]本专利技术的另一目的在于提供一种应用所述的一种基于折叠SRAM的流分类表项压
缩方法，所述基于折叠SRAM的可压缩表项的流分类装置包括：
[0034]CPU配置模块，用于实现执行动作与压缩行为的配置；
[0035]解析器模块，用于完成数据流关键信息提取与拼接；
[0036]规则匹配模块，用于完成数据流规则匹配并输出相应指令码。
[0037]进一步，所述CPU配置模块，用于通过CPU将规则预处理所得到执行动作与压缩动作配置至流分类装置缓存器中，其中执行动作存储至SRAM、将压缩动作存储至寄存器向量中；
[0038]所述解析器模块，用于接收输入数据流，根据用户定义的匹配字段的属性，提取数据包头部信息中关键信息字段并完成拼接操作，拼接后关键信息以关键信息向量方式输出；
[0039]所述规则匹配模块，用于接收关本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于折叠SRAM的流分类表项压缩方法，其特征在于，所述基于折叠SRAM的流分类表项压缩方法包括：利用软件规则预处理对规则集进行预处理，划分子规则集，得到执行动作与压缩动作，实现表项压缩的流分类。2.如权利要求1所述基于折叠SRAM的流分类表项压缩方法，其特征在于，所述执行动作与压缩动作通过对软件对规则集预处理获得，所述执行动作存储器结构采用SRAM，所述压缩动作存储器结构采用寄存器。3.如权利要求1所述基于折叠SRAM的流分类表项压缩方法，其特征在于，所述基于折叠SRAM的流分类表项压缩方法包括以下步骤：步骤一，对规则集进行预处理，得到执行动作与压缩动作；步骤二，通过CPU配置模块，将规则预处理得到的执行动作存储至SRAM，并将压缩动作存储至寄存器向量中；步骤三，解析器接收输入数据流，提取数据包头部信息中关键信息字段并完成拼接操作，以关键信息向量方式输出；步骤四，规则匹配模块接收关键信息向量，对所述关键信息向量进行分段存储，每个分段为子字段向量的元素；步骤五，规则匹配模块根据基于折叠SRAM的BV查找方式，索引地址根据压缩动作所得偏移值修正，以完成查表操作；步骤六，查表所得执行动作即流分类指令码与压缩动作进行多级循环匹配，直至得到最终匹配结果输出。4.如权利要求3所述基于折叠SRAM的流分类表项压缩方法，其特征在于，所述步骤一中的对规则集进行预处理，得到执行动作与压缩动作包括：(1)预处理过程给定子规则集深度d、分段长度s，通过遍历规则集识别连续通配符，根据连续通配符的位置与数目对每条规则分类；(2)根据分类结果对规则集进行排列得到压缩规则集R与压缩数组C，C
ij
用于描述对R
ij
压缩行为；(3)划分子规则集，对于每个子规则集对应一片SRAM，R
i
为执行动作向量，C
i
为压缩动作向量；(4)C
i
压缩动作向量中C
j
...
【专利技术属性】
技术研发人员：潘伟涛，李晓旺，邱智亮，刘欢，高璐，武书瑜，高一鸣，祝钊华，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。