一种电能表误差测量设备和方法技术

本申请公开了一种电能表误差测量设备，属于电能表误差测量技术领域。该电能表误差测量设备包括第一定时器，用于使被检脉冲和写入比较器的校验圈数进行输出比较，所述第一定时器发生输出比较时输出低电平信号；第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存；第三定时器，用于获取一个所述标准脉冲对应的基准脉冲数，并存储至第二直接存储器访问缓存；用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存。解决了现有误差计算过程中使用软件中断导致的中断误差问题、电能表误差精度低和高频脉冲检测造成的软件容易死机的技术问题。易死机的技术问题。易死机的技术问题。

An error measuring device and method for electric energy meter

【技术实现步骤摘要】
一种电能表误差测量设备和方法


[0001]本专利技术属于电能表误差测量
，涉及一种电能表误差测量设备和方法。

技术介绍

[0002]电能的测量的准确度是电力系统安全稳定的保障，然而电能表在运行过程中难免会有误差，因此需要对电能表的误差进行计算；
[0003]电能表的误差测试通过对脉冲计数来计算误差，现有的电能表误差测试中的脉冲计数采用软件中断，软件中断的问题是容易引起中断误差，且误差精度不高，对于高频脉冲的检测，会使系统频繁进入中断从而使软件上出现频繁内存占用，进而导致容易造成软件死机。

技术实现思路

[0004]本专利技术的目的在于提供一种电能表误差测量设备和方法，解决了现有误差计算过程中使用软件中断导致的中断误差问题，进一步地解决了电能表误差精度低的问题，更进一步地解决了高频脉冲检测造成的软件容易死机的技术问题。
[0005]为解决上述技术问题，本专利技术的技术方案如下：
[0006]本专利技术提供一种电能表误差测量设备，包括：
[0007]第一定时器，用于使被检脉冲和写入比较器的校验圈数进行输出比较，并输出电平信号分别至第二定时器、第三定时器和与门；所述第一定时器发生输出比较时输出低电平信号；
[0008]第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存；所述第二定时器接收标准脉冲和所述第一定时器输出的电平信号并进行计数；
[0009]与门，用于将接收到的所述标准脉冲和所述第一定时器输出的电平信号逻辑与，并输出至所述第三定时器；
[0010]第三定时器，用于获取一个所述标准脉冲对应的基准脉冲数，并存储至第二直接存储器访问缓存；用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存；所述第三定时器接收所述基准脉冲、所述与门输出的电平信号和所述第一定时器输出的电平信号并进行计数。
[0011]在一些实施例中，所述第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存包括：
[0012]所述第二定时器时钟通道接收所述标准脉冲，所述第一定时器输出的电平信号输出至所述第二定时器第一通道，所述第二定时器第一通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，所述第一直接存储器访问缓存存储所述第二定时器内的值，所述第二定时器内的值存储在所述第二定时器内的捕获寄存器。
[0013]在一些实施例中，所述第三定时器，用于获取一个所述标准脉冲对应的基准脉冲
数，并存储至第二直接存储器访问缓存包括：
[0014]所述第三定时器时钟通道接收所述基准脉冲，所述与门接收所述标准脉冲和所述第一定时器输出的电平信号，逻辑与后输出至所述第三定时器第一通道，所述第三定时器第一通道为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，所述第二直接存储器访问控制器存储所述第三定时器内的值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器。
[0015]在一些实施例中，所述第三定时器，用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存包括：
[0016]所述第三定时器时钟通道接收所述基准脉冲，所述第一定时器输出的电平信号输出至所述第三定时器第二通道，所述第三定时器第二通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，所述第三直接存储器访问缓存存储所述第三定时器内的值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器。
[0017]在一些实施例中，所述第一定时器、所述第二定时器、所述第三定时器、所述与门和所述比较器均设于集成电路芯片内；
[0018]在一些实施例中，电能表误差测量设备还包括：
[0019]显示设备，用于显示电能表的误差值；
[0020]所述显示设备与所述集成电路芯片连接。
[0021]本专利技术还提供一种电能表误差测量方法，包括：
[0022]第一定时器接收被检脉冲，比较器接收校验圈数，且所述第一定时器的输出比较通道输出电平信号分别至第二定时器、第三定时器和与门；所述第一定时器发生输出比较时输出低电平信号；
[0023]所述第二定时器时钟通道接收标准脉冲、所述第二定时器第一通道接收所述第一定时器输出的电平信号并进行计数；所述第二定时器第一通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，第一直接存储器访问缓存存储所述第二定时器内的计数值，所述第二定时器内的值存储在所述第二定时器内的捕获寄存器；
[0024]所述第三定时器时钟通道接收基准脉冲、所述与门接收所述标准脉冲和所述电平信号，逻辑与后输出至所述第三定时器第一通道并进行计数，所述第三定时器第一通道为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，第二直接存储器访问缓存存储所述第三定时器内的计数值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器；
[0025]所述第三定时器第二通道接收所述第一定时器输出的电平信号并进行计数；所述第三定时器第二通道为下降沿输入捕获；产生下降沿输入捕获时，生成直接存储器访问请求，第三直接存储器访问缓存存储所述第三定时器内的计数值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器；
[0026]计算校验圈数为N时的电能表误差值，所述N为正整数；
[0027]将所述第一定时器的输出比较通道置为高电平信号。
[0028]在一些实施例中，所述第三定时器第一通道为上升沿输入捕获和所述第三定时器第二通道为下降沿输入捕获包括：
[0029]所述第一定时器未发生输出比较时，所述第三定时器第一通道为上升沿输入捕
获；所述第一定时器发生输出比较时，所述第三定时器第二通道为下降沿输入捕获，且所述第三定时器第一通道停止上升沿输入捕获。
[0030]在一些实施例中，所述方法还包括：
[0031]所述第一定时器发生输出比较中断时，将所述第一直接存储器访问缓存存储的所述第二定时器内的值、所述第二直接存储器访问缓存存储的第三定时器的值和所述第三直接存储器访问缓存存储的第三定时器的值提取保存至程序内。
[0032]在一些实施例中，所述计算校验圈数为N时的电能表误差值包括：
[0033]分别获取前后两次所述第一定时器发生输出比较中断时，所述第一直接存储器访问缓存存储的所述第二定时器内的值Cs和Cs
’
；所述第二直接存储器访问缓存存储的第三定时器内的值C
A
(n
‑
1)、C
A
(n)和C
A
’
(n
‑
1)、C
A
’
(n)；所述第三直接存储器访问缓存存储的第三定时器的值C
B
和C
B
’
，所述n的值等于所述校本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电能表误差测量设备，其特征在于，包括：第一定时器，用于使被检脉冲和写入比较器的校验圈数进行输出比较，并输出电平信号分别至第二定时器、第三定时器和与门；所述第一定时器发生输出比较时输出低电平信号；第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存；所述第二定时器接收标准脉冲和所述第一定时器输出的电平信号并进行计数；与门，用于将接收到的所述标准脉冲和所述第一定时器输出的电平信号逻辑与，并输出至所述第三定时器；第三定时器，用于获取一个所述标准脉冲对应的基准脉冲数，并存储至第二直接存储器访问缓存；用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存；所述第三定时器接收所述基准脉冲、所述与门输出的电平信号和所述第一定时器输出的电平信号并进行计数。2.如权利要求1所述的电能表误差测量设备，其特征在于，所述第二定时器，用于获取被检脉冲数对应的标准脉冲数整数部分的值，并存储至第一直接存储器访问缓存；包括：所述第二定时器时钟通道接收所述标准脉冲，所述第一定时器输出的电平信号输出至所述第二定时器第一通道，所述第二定时器第一通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，所述第一直接存储器访问缓存存储所述第二定时器内的值，所述第二定时器内的值存储在所述第二定时器内的捕获寄存器。3.如权利要求1所述的电能表误差测量设备，其特征在于，所述第三定时器，用于获取一个所述标准脉冲对应的基准脉冲数，并存储至第二直接存储器访问缓存；包括：所述第三定时器时钟通道接收所述基准脉冲，所述与门接收所述标准脉冲和所述第一定时器输出的电平信号，逻辑与后输出至所述第三定时器第一通道，所述第三定时器第一通道为上升沿输入捕获，产生上升沿输入捕获时，生成直接存储器访问请求，所述第二直接存储器访问控制器存储所述第三定时器内的值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器。4.如权利要求1所述的电能表误差测量设备，其特征在于，所述第三定时器，用于获取所述被检脉冲数对应的所述标准脉冲数的小数部分所对应的所述基准脉冲数，并存储至第三直接存储器访问缓存；包括：所述第三定时器时钟通道接收所述基准脉冲，所述第一定时器输出的电平信号输出至所述第三定时器第二通道，所述第三定时器第二通道为下降沿输入捕获，产生下降沿输入捕获时，生成直接存储器访问请求，所述第三直接存储器访问缓存存储所述第三定时器内的值，所述第三定时器内的值存储在所述第三定时器内的捕获寄存器。5.如权利要求1所述的电能表误差测量设备，其特征在于，还包括：所述第一定时器、所述第二定时器、所述第三定时器、所述与门和所述比较器均设于集成电路芯片内。6.如权利要求5所述的电能表误差测量设备，其特征在于，还包括：显示设备，用于显示电能表的误差值；所述显示设备与所述集成电路芯片连接。
7.一种电能表误差测量方法，其特征在于...

【专利技术属性】
技术研发人员：刘明忠，刘琴琴，周帆，刘佳，李纯，
申请(专利权)人：深圳市科陆精密仪器有限公司，
类型：发明
国别省市：