一种步长可调节的双环路数字LDO结构及控制方法技术

本发明专利技术提供一种步长可调节的双环路数字LDO结构及控制方法，Flash ADC、控制模块、大尺寸功率管阵列、负载输出端构成粗调环路，动态时钟比较器、控制模块、小尺寸功率管阵列、负载输出端构成细调环路。在具体操作时，当当前输出端的电压位于Flash ADC可量化范围内时，直接计算大尺寸功率晶体管阵列中各大尺寸功率管的开关状态，使电压阶跃快速恢复在一定范围内，实现粗调；当当前输出端的电压位于Flash ADC经电阻链分压后的中间电压范围时，细调环路通过多次检测计数产生不同的控制码，控制不同尺寸的小尺寸功率管开启或者关闭，实现细调，解决了数字低压差线性稳压器在固定补偿下调节不稳定及时间过长的问题。调节不稳定及时间过长的问题。

【技术实现步骤摘要】
一种步长可调节的双环路数字LDO结构及控制方法


[0001]本专利技术涉及细粒度电源管理
，具体涉及一种步长可调节的双环路数字LDO结构及控制方法。

技术介绍

[0002]移动设备的普及使低电压集成电路系统在近几年取得了快速的发展，高效高性能的电源管理系统为其供应电能。低压差线性稳压器(LDO)广泛应用于具有多个电压域和各种负载电路的片上系统中，实现细粒度的功率传递和电能管理。传统的模拟LDO具有输出电压纹波小、响应时间快、电源抑制比高的优点，应用在对电源噪声比较敏感的模块中时可为其提供稳定的供电电压，具有很大优势。但其设计需考虑系统稳定性问题，随着IC工艺的不断进步，低工作电压成为趋势，此时具有高增益误差放大器的模拟LDO难以设计。而数字LDO可在低电压下工作，由于数字电路基于时钟的节拍工作，动态存储器、内存等执行单元和媒体单元有时处于工作状态，有时处于低需求、高保留状态，数字LDO可在较低功耗下通过数字控制的方式实现稳压功能，且对工艺、电压和温度的变化不敏感，鲁棒性更好。然而，其简单的控制逻辑和固定的调节步长在较低工作频率下稳定时间过长，在较高工作频率下易造成系统的不稳定。

技术实现思路

[0003]本专利技术的目的是提供一种步长可调节的双环路数字LDO结构及控制方法，解决了数字低压差线性稳压器在固定补偿下调节不稳定及时间过长的问题。
[0004]本专利技术通过以下技术方案实现：
[0005]一种步长可调节的双环路数字LDO结构，包括参考电压模块、量化模块3、控制模块、功率管阵列及负载输出端；
[0006]量化模块包括Flash ADC和动态时钟比较器；参考电压模块产生三个基准电压，分别为最大基准电压、目标基准电压、最小基准电压；功率管阵列包括大尺寸功率管阵列和小尺寸功率管阵列；小尺寸功率管阵列中的各功率管尺寸均不同；大尺寸功率管阵列中大尺寸功率管尺寸均大于小尺寸功率管阵列中最大尺寸的小尺寸功率管；
[0007]参考电压模块的最大基准电压、最小基准电压与Flash ADC参考信号输入端连接，参考电压模块的目标基准电压与动态时钟比较器参考信号输入端连接，Flash ADC和动态时钟比较器的电压信号输入端均与负载输出端相连接；
[0008]控制模块输入端与Flash ADC和动态时钟比较器输出端连接，控制模块控制信号输出端与大尺寸功率管阵列输入端和小尺寸功率管阵列输入端连接；大尺寸功率管阵列输出端和小尺寸功率管阵列输出端与负载输出端连接。
[0009]优选的，控制模块包括四位计数器、双向移位寄存器阵列和环路控制器；
[0010]Flash ADC的输出端与环路控制器的输入端连接，环路控制器的控制信号输出端与大尺寸功率管阵列输入端连接；动态时钟比较器的输出端与四位计数器的输入端连接，
四位计数器的输出端与双向移位寄存器阵列的控制信号输入端连接，双向移位寄存器阵列的输出端与小尺寸功率管阵列的输入端连接；环路控制器的使能信号输出端与动态时钟比较器的使能信号输入端连接。
[0011]进一步的，还包括时钟电路，时钟电路输出端与动态时钟比较器的时钟信号输入端和双向移位寄存器阵列的时钟信号输入端连接。
[0012]优选的，Flash ADC由电阻和连续时间比较器构成。
[0013]优选的，大尺寸功率管阵列中的各大尺寸功率管尺寸相同，大尺寸功率管阵列能流过最大负载电流。
[0014]优选的，小尺寸功率管阵列中的各小尺寸功率管尺寸以1/2
N
倍数逐渐减小，N为1,2,3,
…
,n，n为小尺寸功率管的数量减1；且最大尺寸小尺寸功率管的尺寸为大尺寸功率管尺寸的四分之一。
[0015]所述的步长可调节的双环路数字LDO结构的控制方法，包括：
[0016]Flash ADC通过电阻链将电压范围分为四个电压区间，分别为高于最大基准电压、最大基准电压至目标参考电压、目标参考电压至最小基准电压、低于最小基准电压，实时检测当前负载输出端的电压所处电压区间，检测结果生成四位码值输出给控制模块，当当前负载输出端的电压位于低于最小基准电压的电压区间或位于高于最大基准电压的电压区间时，控制模块直接控制大尺寸功率管阵列中大尺寸功率管的开启数量，使负载输出端的电压恢复到Flash ADC量化范围内；当当前负载输出端的电压在最大基准电压至目标参考电压或目标参考电压至最小基准电压的电压区间内来回跳变时，控制模块发送使能信号给动态时钟比较器，动态时钟比较器开启并将当前负载输出端的电压与目标基准电压进行比较，并将比较结果输出给控制模块，控制模块根据比较结果控制小尺寸功率管阵列中小尺寸功率管的开启数量，使负载输出端的电压逐渐稳定在目标参考电压值。
[0017]优选的，当控制模块包括四位计数器、双向移位寄存器阵列和环路控制器时；
[0018]当前负载输出端的电压经Flash ADC量化后产生一个4位的粗调控制码CR[3:0]，粗调控制码CR[3:0]包含当前负载输出端所处的电压区间，粗调控制码CR[3:0]输出给环路控制器；
[0019]环路控制器对粗调控制码CR[3:0]进行传递译码，若当前负载输出端所处的电压区间为高于最大基准电压或低于最小基准电压的电压区间，则经过传递译码的粗调控制码直接控制大尺寸功率管的开启数目；若当前负载输出端所处的电压区间为最大基准电压至目标参考电压或目标参考电压至最小基准电压的电压区间时，则环路控制器将产生使能信号EN给动态时钟比较器及冻结信号给Flash ADC，Flash ADC冻结，动态时钟比较器开启并将当前负载输出端的电压与目标参考电压进行比较，比较结果与四位计数器时钟端相连接，四位计数器检测多个周期内的比较结果产生四位的细调控制码FN[3:0]，控制相应的双向移位寄存器进行移位，控制不同尺寸的小尺寸功率管开启的数量。
[0020]进一步的，当当前负载输出端的电压与目标参考电压差值到达动态时钟比较器的量化精度范围内时，细调控制码FN[3:0]以默认初始值0000控制对应的0号双向移位寄存器进行左移或右移，然后对应的0号小尺寸功率管开启或关闭，以最大步长对负载输出端的电压进行调节，使得负载输出端的电压稳定在目标参考电压值周围处。
[0021]与现有技术相比，本专利技术具有如下的有益效果：
[0022]本专利技术所述的步长可调节的双环路数字LDO结构，Flash ADC、控制模块、大尺寸功率管阵列、负载输出端构成粗调环路，动态时钟比较器、控制模块、小尺寸功率管阵列、负载输出端构成细调环路。在具体操作时，将输出端的电压进行粗调与细调，当当前输出端的电压位于Flash ADC可量化范围内时，直接计算大尺寸功率晶体管阵列中各大尺寸功率管的开关状态，使电压阶跃快速恢复在一定范围内，实现粗调；当当前输出端的电压位于Flash ADC经电阻链分压后的中间电压范围时，粗调环路失去量化功能，此时输出端的电压与目标参考电压值较为接近，细调环路通过多次检测计数产生不同的控制码，控制不同尺寸的小尺寸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种步长可调节的双环路数字LDO结构，其特征在于，包括参考电压模块(2)、量化模块(3)、控制模块、功率管阵列(7)及负载输出端(8)；量化模块(3)包括Flash ADC和动态时钟比较器；参考电压模块(2)产生三个基准电压，分别为最大基准电压、目标基准电压、最小基准电压；功率管阵列(7)包括大尺寸功率管阵列和小尺寸功率管阵列；小尺寸功率管阵列中的各功率管尺寸均不同；大尺寸功率管阵列中大尺寸功率管尺寸均大于小尺寸功率管阵列中最大尺寸的小尺寸功率管；参考电压模块(2)的最大基准电压、最小基准电压与Flash ADC参考信号输入端连接，参考电压模块(2)的目标基准电压与动态时钟比较器参考信号输入端连接，Flash ADC和动态时钟比较器的电压信号输入端均与负载输出端(8)相连接；控制模块输入端与Flash ADC和动态时钟比较器输出端连接，控制模块控制信号输出端与大尺寸功率管阵列输入端和小尺寸功率管阵列输入端连接；大尺寸功率管阵列输出端和小尺寸功率管阵列输出端与负载输出端(8)连接。2.根据权利要求1所述的步长可调节的双环路数字LDO结构，其特征在于，控制模块包括四位计数器(5)、双向移位寄存器阵列(6)和环路控制器(4)；Flash ADC的输出端与环路控制器(4)的输入端连接，环路控制器(4)的控制信号输出端与大尺寸功率管阵列输入端连接；动态时钟比较器的输出端与四位计数器(5)的输入端连接，四位计数器(5)的输出端与双向移位寄存器阵列(6)的控制信号输入端连接，双向移位寄存器阵列(6)的输出端与小尺寸功率管阵列的输入端连接；环路控制器(4)的使能信号输出端与动态时钟比较器的使能信号输入端连接。3.根据权利要求2所述的步长可调节的双环路数字LDO结构，其特征在于，还包括时钟电路(1)，时钟电路(1)输出端与动态时钟比较器的时钟信号输入端和双向移位寄存器阵列(6)的时钟信号输入端连接。4.根据权利要求1所述的步长可调节的双环路数字LDO结构，其特征在于，Flash ADC由电阻和连续时间比较器构成。5.根据权利要求1所述的步长可调节的双环路数字LDO结构，其特征在于，大尺寸功率管阵列中的各大尺寸功率管尺寸相同，大尺寸功率管阵列能流过最大负载电流。6.根据权利要求1所述的步长可调节的双环路数字LDO结构，其特征在于，小尺寸功率管阵列中的各小尺寸功率管尺寸以1/2
N
倍数逐渐减小，N为1,2,3,
…
,n，n为小尺寸功率管的数量减1；且最大尺寸小尺寸功率管的尺寸为大尺寸功率管尺寸的四分之一。7.权利要求1
‑
6任一项所述的步长可调节的双环路数字LD...

【专利技术属性】
技术研发人员：张国和，张静，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：